0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新的定點DSP系列提供并行信號的高性能處理

模擬對話 ? 來源:NL ? 2019-04-15 14:58 ? 次閱讀

ADSP-21csp01是新推出的ADI系列16位定點數(shù)字信號處理器的第一個成員,專為快速有效地處理多個信號而設(shè)計,并有效地處理以高速寫入的編譯代碼等級語言。其核心設(shè)計允許在C中編寫和調(diào)試更多軟件,簡化了定點DSP應(yīng)用的開發(fā),加快了產(chǎn)品和系統(tǒng)設(shè)計人員的產(chǎn)品上市時間。同步語音數(shù)據(jù)調(diào)制解調(diào)器,蜂窩基站和計算機電話系統(tǒng)等應(yīng)用受益于DSP吞吐量的提高,芯片數(shù)量的減少以及更快的上市時間。

其新設(shè)計的架構(gòu)(圖1) )包括由大量通用數(shù)據(jù)寄存器支持的算術(shù)部分;數(shù)據(jù)地址生成部分,由兩個地址生成器組成;以及由64字指令緩存支持的程序定序器。該核心由一個充足的20千字節(jié)片上SRAM增強,配置為4 K×24程序存儲器RAM和4 K×16數(shù)據(jù)存儲器RAM,一個16位DMA(直接存儲器訪問)端口,兩個串行端口DMA和啟動控制器。這些特性與ADSP-21csp01和24位地址總線的50 MIPS(每秒百萬條指令)性能相結(jié)合,可提供同時處理多個信號所需的處理能力和I / O帶寬。

< img src>

并發(fā)信號處理

不可避免的趨勢是推動信號處理系統(tǒng)實現(xiàn)更小尺寸,更低成本,更低功耗和更高性能 - 并且它們正在顯著影響DSP架構(gòu)的方向。新的高性能處理器必須能夠執(zhí)行以前需要多個處理器的任務(wù)(圖2)。

更重要的是,新興的應(yīng)用程序,如同時處理調(diào)制解調(diào)器/傳真信號以及語音信號的語音數(shù)據(jù)調(diào)制解調(diào)器,要求DSP處理并發(fā)信號。

<為實現(xiàn)這一目標,DSP必須能夠處理大型程序和數(shù)據(jù)存儲空間,其大小足以存儲應(yīng)用程序所需的所有算法的程序指令和數(shù)據(jù)。 DSP還必須具有足夠的速度和效率來執(zhí)行多種算法并實時執(zhí)行應(yīng)用程序的多項任務(wù)。此外,為了適應(yīng)應(yīng)用中使用的多個信號,DSP還必須具有多個I / O端口,以及DMA通道,以便在不中斷處理器的情況下將數(shù)據(jù)流入和流出DSP的內(nèi)部存儲器(圖3)。

一個強大的解決方案是ADSP-21csp01并發(fā)信號處理器。憑借其50-MIPS指令速率,高度并行指令集,可在單個周期內(nèi)執(zhí)行多項操作(550 MOPS),24位地址可訪問多達16 M字的指令和數(shù)據(jù),高I / O帶寬和DMA通道 - 它可以容納來自編解碼器(或多個編解碼器)的多個信號,并且可以實時處理多個任務(wù)。

架構(gòu)細節(jié)

ADSP-21csp01的運算部分包括一個16位算術(shù)/邏輯單元(ALU)和一個16×16位乘法器/累加器(MAC),雙40位累加器和桶形移位器。單周期非流水線運算單元彼此獨立運行,并具有多精度運算的條件。 21csp內(nèi)核共有96個片內(nèi)寄存器,包括64個尋址寄存器和32個算術(shù)寄存器,包括兩組乘法結(jié)果寄存器。兩組數(shù)據(jù)寄存器為算術(shù)單元提供數(shù)據(jù)操作數(shù)并存儲算術(shù)結(jié)果。任何數(shù)據(jù)寄存器都可用于向任何算術(shù)單元提供數(shù)據(jù)操作數(shù)。這種高度的靈活性簡化了編程,并提高了使用高級語言實現(xiàn)的系統(tǒng)的效率。主存儲區(qū)和副存儲區(qū)中數(shù)據(jù)寄存器的排列簡化了任務(wù)切換,因為在寄存器組之間切換只需一個周期。

ADSP-21csp01的地址發(fā)生器允許訪問數(shù)據(jù)使用地址(I)寄存器和 modify (M)寄存器或立即修改值進行間接尋址。這些寄存器中的16組布置在主庫和副庫中。可以在更新前和更新后模式中(即,在地址被輸出到地址總線之前和之后)執(zhí)行地址的更新。零開銷循環(huán)指令可以嵌套多達五個級別,可以生成快速,高效和緊密編碼的循環(huán)。

為了支持循環(huán)緩沖區(qū)的自動維護(絕對最少的指令),地址生成器也可以使用一組長度(L)寄存器和 base (B)寄存器??梢跃S護多達16個循環(huán)緩沖區(qū)(8個帶有主寄存器,8個帶有輔助寄存器) - 在每個存儲器位置都有一個起始地址。同時維護多個循環(huán)緩沖區(qū)的能力是同時處理多個信號的關(guān)鍵優(yōu)勢,因為與每個信號相關(guān)聯(lián)的數(shù)據(jù)集需要駐留在其自己的緩沖區(qū)中。此外,處理單個信號的算法可能需要幾個循環(huán)緩沖區(qū)。當要處理并發(fā)信號時,此要求會成倍增加。使用專用于每個循環(huán)緩沖區(qū)的地址生成器,不需要額外的處理時間來將指針值交換進地址寄存器。

程序定序器與64字指令高速緩存一起使用,以維持三總線性能,以獲取指令和兩個數(shù)據(jù)值。高速緩存是選擇性的:只緩存其提取與程序存儲器數(shù)據(jù)訪問沖突的指令。這允許全速執(zhí)行核心循環(huán)操作,例如數(shù)字濾波器乘法累加和FFT蝶形處理。

實時有效處理多個信號的另一個重要方面是中斷延遲。 ADSP-21csp01可在最短的時間內(nèi)響應(yīng)外部和內(nèi)部中斷。這是一個非常重要的因素,因為對外部信號的響應(yīng)時間對于實時性能至關(guān)重要。

統(tǒng)一存儲空間

改進的哈佛架構(gòu)是DSP的關(guān)鍵特性,允許在一個周期中獲取兩個數(shù)據(jù)字以及下一條指令。這種三總線性能使DSP與其他微處理器RISC處理器區(qū)別開來。傳統(tǒng)上,DSP存儲器已配置為兩個獨立的空間,以支持哈佛架構(gòu)。這兩個存儲器部分提供雙操作數(shù)提取所需的效率,但代價是靈活性。例如,DSP可能具有總共8K字的存儲器,其被布置為兩個單獨的4-K字塊。但是,特定應(yīng)用程序可能需要總共8個K字 - 部署為6-K字程序部分和2-K字數(shù)據(jù)部分。 DSP的內(nèi)存空間有足夠的總內(nèi)存,但不是所需的配置。結(jié)果是需要外部存儲器來彌補差異。

ADSP-21csp01通過在統(tǒng)一的非專用地址空間中提供內(nèi)存來消除此問題。該存儲器是多端口,以便在一個周期內(nèi)提供兩個數(shù)據(jù)操作數(shù) - 具有最佳的靈活性。存儲器的任何部分都可用于程序指令或存儲在程序存儲器或數(shù)據(jù)存儲器中的數(shù)據(jù)。此內(nèi)存配置還提供了高級語言(如C編譯器)所需的額外靈活性。

開發(fā)工具

ADSP-21csp01的架構(gòu)創(chuàng)新伴隨著新的進步在開發(fā)工具中。在Windows 95下運行的集成開發(fā)環(huán)境(IDE)允許定義一個項目,其中組裝,鏈接和項目構(gòu)建只需一步即可完成。環(huán)境菜單允許用戶指定匯編程序和鏈接程序選項,以消除較舊的命令行使用開關(guān)。 IDE會記住用戶首選項和設(shè)置,以及構(gòu)成項目的文件的所有名稱。初始IDE設(shè)置后,可以快速執(zhí)行代碼生成和調(diào)試。

ADSP-21csp01 EZ- ICE(在線仿真器,具有易于使用的Microsoft Windows界面)允許通過JTAG串行邊界掃描接口非侵入式訪問內(nèi)部處理器寄存器。 EZ-ICE由PC插件卡和小型連接探頭組成,支持全速運行,最多30個軟件斷點,9個硬件中斷范圍,單步執(zhí)行,寄存器修改和讀取,以及程序和數(shù)據(jù)存儲器上傳/下載。

ADSP-21csp01 EZ-LAB是一款PC插件開發(fā)系統(tǒng),包括一個帶模擬前端卡連接器的ADSP-21csp01。 EZ-LAB板也可以在獨立模式下運行,從板載EPROM啟動。軟件包含在程序調(diào)試中。

高級語言編程

由于要求系統(tǒng)制造商更快地將產(chǎn)品推向市場,設(shè)計人員必須采用保持產(chǎn)品的方法。設(shè)計周期盡可能短。此外,算法和標準正在以越來越快的速度發(fā)生變化。通過使代碼在不同平臺之間更易于移植,可以簡化代碼創(chuàng)建和保留現(xiàn)有代碼的開發(fā)方法為系統(tǒng)設(shè)計人員提供了關(guān)鍵的好處。高級語言(如ANSI C)可以為大量且越來越多的熟練C程序員提供這種級別的簡化代碼生成和可傳輸性。

ADSP-21csp01具有新的DSP內(nèi)核,其中包括有效實現(xiàn)C編譯器的關(guān)鍵架構(gòu)特性。程序定序器支持PC相對跳轉(zhuǎn)和調(diào)用。 PC相關(guān)功能簡化了可重定位代碼。大量寄存器和使用單個寄存器來存儲在不同算術(shù)運算中使用的變量的靈活性提高了計算效率并確保了編譯代碼的最佳數(shù)據(jù)流。 C編譯器不需要生成其他指令,以便將值保存到寄存器或從寄存器恢復(fù)值。地址生成器架構(gòu)提供有效堆棧維護所需的功能。 C編譯器可以操作幀指針并生成鏈表更少的指令。

總體而言,ADSP-21csp01的架構(gòu)特性允許C編譯器生成的代碼比早期的ADI公司ADSP-21xx系列高出三到五倍。

ADSP-21csp01的存放采用160引腳PQFP封裝,將于1996年中期投入生產(chǎn)。樣品和開發(fā)工具的測試版將于春末上市。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    552

    文章

    7960

    瀏覽量

    347983
收藏 人收藏

    評論

    相關(guān)推薦

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 03-02 13:52

    高性能3U PXIE信號處理平臺

    Express總線架構(gòu)的高性能信號處理平臺,該平臺采用一片TI的DSP(TMS320C6455)處理器與一片Altera的FPGA(EP4
    發(fā)表于 03-03 11:01

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 03-09 10:12

    高性能3U PXIE信號處理平臺

    Express總線架構(gòu)的高性能信號處理平臺,該平臺采用一片TI的DSP(TMS320C6455)處理器與一片Altera的FPGA(EP4
    發(fā)表于 03-10 15:00

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 03-16 11:00

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 03-23 11:03

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 03-30 11:12

    高性能3U PXIE信號處理平臺

    Express總線架構(gòu)的高性能信號處理平臺,該平臺采用一片TI的DSP(TMS320C6455)處理器與一片Altera的FPGA(EP4
    發(fā)表于 03-31 11:08

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 04-07 10:40

    高性能3U PXIE信號處理平臺

    Express總線架構(gòu)的高性能信號處理平臺,該平臺采用一片TI的DSP(TMS320C6455)處理器與一片Altera的FPGA(EP4
    發(fā)表于 04-08 11:03

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 04-14 11:09

    高性能6U VPX高速信號處理平臺

    架構(gòu)的高性能高速信號處理平臺,該平臺采用兩片TI的KeyStone系列多核浮點/定點運算DSP
    發(fā)表于 04-25 11:21

    高性能3U PXIE信號處理平臺

    Express總線架構(gòu)的高性能信號處理平臺,該平臺采用一片TI的DSP(TMS320C6455)處理器與一片Altera的FPGA(EP4
    發(fā)表于 04-26 10:58

    高性能信號處理通用平臺研究

    處理單元構(gòu)成的“大”規(guī)模系統(tǒng)。并行處理單元的性能相當重要,它不僅包括運算速度,還包括存儲器帶寬、數(shù)據(jù)通信速度等,美國TI公司的TMS320C6000
    發(fā)表于 05-31 17:53

    基于高性能DSP互連技術(shù)

    基于高性能DSP互連技術(shù)  由于現(xiàn)代數(shù)字信號處理器(dsp)設(shè)計、半導(dǎo)體工藝、并行
    發(fā)表于 03-03 16:26 ?1055次閱讀
    基于<b class='flag-5'>高性能</b>多<b class='flag-5'>DSP</b>互連技術(shù)