帶有數(shù)字電位計(jì)的開關(guān)調(diào)節(jié)器的解決方案

若能夠精細(xì)調(diào)節(jié)電源的輸出電壓，就能夠移除電源路徑上的容差和壓降、驗(yàn)證系統(tǒng)限幅的運(yùn)作，或者實(shí)現(xiàn)微處理器的簡(jiǎn)單動(dòng)態(tài)電壓控制。本文探討調(diào)節(jié)開關(guān)模式電源（SMPS）的多種方案，并提出將帶有數(shù)字電位計(jì)的開關(guān)調(diào)節(jié)器用作反饋控制元件的解決方案，同時(shí)強(qiáng)調(diào)了設(shè)計(jì)問題以及解決問題的途徑。最后，提出一種采用AD5141 單通道非易失性digiPOT來解決本應(yīng)用常見限制的簡(jiǎn)單方法。

在高電流系統(tǒng)中，開關(guān)模式電源調(diào)節(jié)器相比線性調(diào)節(jié)器具有更高的效率，其在電流高于100 μA時(shí)的典型效率超過90%。

在低壓差（LDO）調(diào)節(jié)器中，效率取決于靜態(tài)電流（Iq）和正向壓降，靜態(tài)電流越高則效率越低，如公式1所示。

目前LDO的靜態(tài)電流相當(dāng)?shù)?，因此如果Iq與ILOAD相比極小，則可以忽略。然后，LDO效率只需等于 （VOUT/VIN） × 100。LDO無法儲(chǔ)存大量未使用的能量，因此未輸送到負(fù)載的功率以熱量形式在LDO內(nèi)部耗散。LDO效率典型值為低于83%。

由于開關(guān)調(diào)節(jié)器具有較低的損耗，因而正在逐步取代ATE、FPGA以及儀器儀表等要求高電流或動(dòng)態(tài)負(fù)載應(yīng)用中的線性調(diào)節(jié)器。

系統(tǒng)設(shè)計(jì)人員經(jīng)常需要調(diào)節(jié)電源電壓，從而優(yōu)化其電平或者在極端條件下對(duì)系統(tǒng)性能進(jìn)行特性表征時(shí)迫使器件偏離標(biāo)稱值。該功能通常在在線測(cè)試（ICT）期間執(zhí)行，而制造商希望保證產(chǎn)品在標(biāo)稱電源的±10%范圍內(nèi)正常工作（舉例而言）。

這一步驟稱為裕量調(diào)整，即有意識(shí)地在預(yù)期范圍內(nèi)改變電源電壓。此外，精細(xì)調(diào)節(jié)輸出電壓的能力使其可以補(bǔ)償電源路徑上的電源容差和壓降。

其他應(yīng)用，比如微處理器的動(dòng)態(tài)電壓控制，必須能即時(shí)改變電壓，即在低功耗模式下降低電壓而在高性能模式下增加電壓。

SMPS工作方式與LDO類似，如圖1所示。輸出電壓與內(nèi)部基準(zhǔn)電壓相比較，其差值關(guān)聯(lián)至脈沖寬度調(diào)制器。

脈沖寬度調(diào)制器將斜坡與放大器輸出進(jìn)行比較，生成PWM信號(hào)來控制開關(guān)，從而向負(fù)載供電。

控制反相放大器引腳電壓，便可調(diào)節(jié)輸出電壓。

這可以通過外部方式實(shí)現(xiàn)，比如使用DAC或數(shù)字電位計(jì)。某些調(diào)節(jié)器允許使用串行接口（比如PMBUS、I2C或SPI）在內(nèi)部控制反饋電壓。表1比較了全部三種方法的調(diào)節(jié)能力和功耗。表1. 基準(zhǔn)分析小結(jié)——可調(diào)節(jié)SMPS

某些數(shù)字電位計(jì)采用非易失性存儲(chǔ)器，因此可在測(cè)試期間編程輸出電源。相比其他兩種方式，這項(xiàng)易于使用的特性具有極大的優(yōu)勢(shì)。

線性化傳遞函數(shù)

公式2描述了根據(jù)反饋電阻R1和R2的比值而確定的SMPS輸出電壓：

其中，VFEEDBACK是內(nèi)部基準(zhǔn)電壓。

使用數(shù)字電位計(jì)直接替換R1和R2前，需考慮一些問題。 數(shù)字電位計(jì)內(nèi)部有兩個(gè)電阻串RAW和RWB。

兩串電阻互補(bǔ)。

其中，RAB是端到端電阻或標(biāo)稱值。

以RAW和RWB代替R1和R2可實(shí)現(xiàn)對(duì)數(shù)傳遞函數(shù)。數(shù)字碼和輸出電壓之間的非線性關(guān)系降低了低端分辨率。圖2顯示了一個(gè)16抽頭數(shù)字電位計(jì)示例。

有多種方法可以克服這個(gè)問題；最常用的方法是在可變電阻模式下使用數(shù)字電位計(jì)，或者將電阻與電位計(jì)串聯(lián)。

最小化容差

由于電阻容差，將數(shù)字電位計(jì)與外部電阻一同使用可能導(dǎo)致失配問題。精密器件可能具有1%的電阻容差，但大部分?jǐn)?shù)字電位計(jì)只能達(dá)到20%的電阻容差。

這種情況下，可通過串聯(lián)/并聯(lián)電阻組合減少失配，如圖3和圖4所示；其缺點(diǎn)是動(dòng)態(tài)范圍也會(huì)縮小。

在可變電阻模式下，串聯(lián)電阻必須足夠高，才能忽略數(shù)字電位計(jì)的容差，即R2 ≥ 10 × RAB。在電位計(jì)模式下，并聯(lián)電阻必須足夠小，即 RAB/10≥R3

使用串聯(lián)-并聯(lián)組合對(duì)電位計(jì)進(jìn)行線性化可能十分復(fù)雜，如圖5中的等效電路所示。

其中：

反饋輸入引腳通常具有較高的阻抗，因此R6的影響可以忽略。

增加帶寬

開關(guān)調(diào)節(jié)器工作在較高頻率下（通常高于1 MHz），因而允許使用小數(shù)值外部元件。在最差情況下，它必須為動(dòng)態(tài)負(fù)載供電，因此反饋電阻網(wǎng)絡(luò)必須提供足夠的帶寬，才能精確跟蹤輸出電壓。由于存在寄生內(nèi)部開關(guān)電容，數(shù)字電位計(jì)可用作低通濾波器。

如果反饋網(wǎng)絡(luò)無法提供足夠的帶寬，則輸出電壓可能振蕩，如圖6所示。

克服這一限制的一種簡(jiǎn)單方法，是將一個(gè)電容并聯(lián)放置在輸出與反饋網(wǎng)絡(luò)之間（如圖7所示），以便降低高頻阻抗，并最大程度地縮短振蕩時(shí)間。

更為簡(jiǎn)單但效果不打折扣的解決方案

ADI最新的AD5141 digiPOT克服了其他數(shù)字電位計(jì)的問題。該器件的專有線性增益設(shè)置模式允許對(duì)每一個(gè)電阻串進(jìn)行單獨(dú)控制，從而：

如果使能該模式，則無需外部電阻。電阻容差也可以忽略不計(jì)，同時(shí)傳遞函數(shù)總誤差僅與內(nèi)部電阻串失配有關(guān)，而后者通常不足1%。

每一個(gè)電阻串都有一個(gè)對(duì)應(yīng)的EEPROM位置，因此上電時(shí)可載入每一個(gè)電阻串的獨(dú)立值。此外，器件還為快速反饋環(huán)路提供高達(dá)3 MHz的帶寬，如圖8所示。

結(jié)論

由于效率較高，開關(guān)模式電源調(diào)節(jié)器通常用于高電流應(yīng)用中。 本文描述了數(shù)字控制輸出電壓的幾種方法。

由于在預(yù)定義輸出狀態(tài)下為系統(tǒng)上電具有內(nèi)在優(yōu)勢(shì)，因而可使用內(nèi)置非易失性存儲(chǔ)器的數(shù)字電位計(jì)解決方案。設(shè)計(jì)人員所面臨的主要權(quán)衡取舍包括提供足夠的分辨率、精度和帶寬，以便獲得出色的性能。AD5141 digiPOT可讓設(shè)計(jì)人員實(shí)現(xiàn)效果不打折扣的最優(yōu)解決方案。