臺積電: 5nm制程正式進入試產(chǎn)階段,性能提升了15%

臺積電今天宣布，其5nm制程正式進入試產(chǎn)階段，并推出了完整的5nm設計架構，可協(xié)助客戶實現(xiàn)實現(xiàn)支持下一代高效能運算應用產(chǎn)品的5nm系統(tǒng)單芯片設計。相比7nm制程，5nm工藝在ARM Cortex-A72核心上能夠提供1.8倍的邏輯密度，但性能僅僅提升了15%。

蘋果體驗店

臺積電指出，5nm制程將會完全采用極紫外光(EUV)微影技術，因此可帶來EUV技術提供的制程簡化效益。5nm制程能夠提供全新等級的效能及功耗解決方案，支援下一代的高端移動及高效能運算需求的產(chǎn)品。目前，其他晶元廠的7nm工藝尚舉步維艱，在5nm時代臺積電再次領先。

臺積電

作為臺積電最大的合作伙伴之一，蘋果下一代A13仿生芯片預計還將采用7nm工藝。明年的A14仿生芯片，也就是iPhone 12所采用的芯片，則有望采用全新的5nmEUV工藝制程。不過5nm工藝對芯片性能的提升實在太小，因此，A14仿生芯片能否采用全新的架構設計就十分重要了。