一種開關電源設計的極簡方法

有時我們會遇到需要為一些微型模擬電路供電的情況，現(xiàn)成的電源IC對這類任務來說有點“殺雞用牛刀”的感覺，特別是當所需電流只是毫安級時。這時，如果電路板上的FPGA還有一些多余的引腳和資源，不利用起來就是浪費。再說，誰能經(jīng)得住自己動手從零開始設計電源的誘惑呢?

事先聲明，本文絕不是所有電源設計的終極方案。有關電源設計的研究課題很廣泛，這方面的書籍已經(jīng)有很多了。本文介紹了一種開關電源設計的極簡方法，并給出如何利用FPGA資源和最小的模擬電路來產生電源的幾種方法。

圖1：電壓參考圖

使用FPGA來設計電源是大材小用了，除非將其用于教學目的。但是如果FPGA還剩下一部分沒用著，可以執(zhí)行一些有用的功能，而且它幾乎是免費的，那么你就盡管使用最昂貴的FPGA來完成這項任務而不會有任何負罪感。首先，我們將介紹一種使用開關電源供電的簡單方法。

圖2：有源濾波

開關電源有不同的拓撲結構，但它們都有一個共同的元件，就是一個用作臨時儲能的功率電感，它在負載和電源之間開關，因此而得名。將能量存儲在電感器中并傳遞到輸出的過程是很復雜的，甚至有點神秘，但這一過程已經(jīng)有明確定義。神秘之處在于能量通過充電電流存儲在電感的磁場中，當該電流中斷時，磁場在試圖保持充電電流方向和流動時會崩潰。雖然無法看到神秘的磁場充電/放電周期，但我們知道電感電流會隨著時間而線性增加，這由其鋸齒波形可以看出。

該波形的RMS電流可以用以下公式計算：

電壓用以下公式計算：

對于電感電流，參見上面公式中的RMS電流：

這三個公式是我們的開關電源設計的基礎。為了提高開關電源設計技巧，我們將設計三個電源：一個產生+5V(如圖3)，一個產生+35V(如圖4)，第三個產生-15V(如圖5)，它們都來自+15V輸入電壓。

請注意，對于所有這三個電源，我們使用相同的FPGA模塊(pcontrol)，它帶有一個由比較器驅動的反饋輸入，以及用來驅動開關晶體管的輸出。該模塊還具有將其打開/關閉的使能輸入。讓我們分析一下圖3所示的電路，這通常稱為降壓轉換器開關電源拓撲。

圖3：降壓轉換器開關電源拓撲結構

開始時Q1A和Q1B閉合，C1上的電壓為零，由于施加到VREF_2V5輸入的2.5V電壓，U1A輸出(P5_FBK)邏輯被強制為高電平，這表明VP5電源輸出低于5V。輸出電壓通過R7和R8分壓器設置為5V，但可以是2.5V以上的任何值。

作為響應，F(xiàn)PGA電源控制模塊(PCM)將通過脈沖驅動P5_CNTL引腳，在TON持續(xù)時間為高電平。該電壓將首先打開Q1A，然后是Q1B，利用VP15(15V)輸入電壓對L1電感器充電。在T(on)持續(xù)時間之后Q1A和Q1B關閉，切斷L1的充電電流。此時，L1已將先前的電流存儲在磁場中，并試圖通過提供電流來保持電流流動方向和幅度。該電流流過D1并開始對C1充電，也為負載供電(圖中未顯示)。L1完全放電后，D1關閉，電路準備好進入下一個周期。經(jīng)過多次循環(huán)后，VP5電壓上升至5V，觸發(fā)U1A引腳1至低電平，從而有效禁止P5_CNTL脈沖序列。一旦VP5電壓降至5V以下，P5_CNTL脈沖序列將再次啟動，使其成為閉環(huán)系統(tǒng)，以主動監(jiān)控輸出電壓。請注意，以上的描述很基礎，以清楚傳達該電路的工作原理。

這種開關電源設計方法有一個優(yōu)點：通過指定TON的方式讓Q1B工作在安全區(qū)域，即使輸出短路接地，也能夠設置最大輸出電流并實現(xiàn)數(shù)字輸出限流。這是使用上面列出的第三個公式并選擇晶體管的最大電流(IpK)作為計算基礎來完成的。請參見表2了解計算方法，圖4電路是一種反向降壓開關電源拓撲。

圖4：反向降壓開關電源拓撲結構

然而，在升壓轉換器(圖5)中，我們無法控制最大輸出電流，因為它受到通過L1和D1的正向電流的限制。

圖5：升壓轉換器拓撲

十六進制周期列中顯示的計算值將由PCM用作最大TON設置。

表1：最大時間計算值

輸出可用功率通過P=VrmcxIrmc公式計算，該公式描述輸出的可用直流功率，通過估計效率70%進行調整。計算如表2所示。

表2：功率與頻率計算

在調整表2中的值時，盡量將開關頻率保持在500kHz以下，并將占空比保持在80%(0.8)以下，以使損耗保持在低水平。

下面是有關圖3~5電路中元件選擇的一些注意事項。首先，所選電感L1的飽和電流至少是所選IpK的兩倍，這很重要。二極管D1建議用肖特基二極管，以最大限度地減小正向壓降引起的效率損失。在大電流開關電源中用次級MOSFET來代替，可在二極管導通后立即打開，并與其并聯(lián)連接。為這個電路選擇的晶體管并不是最佳的，但還OK，因為占用空間小。在大電流開關電源設計中，通常在輸出級使用MOSFET。

C1值不如L1重要，但會決定輸出紋波電壓。請注意，應選擇低ESR(低于200mΩ)的電容。另外，要盡量保持較大的容量，要知道開關電源在輸出端會有50~100mV的紋波。單獨增加C1值不能減少這種紋波。

很多時候，我們需要產生“干凈”的電壓，以便為敏感的模擬電路供電，比如儀表放大器、ADC和其它精密模擬電路等。為此，我們需要添加有源濾波以使用圖2~4中所述的開關電源(圖2)。該電路從+12V電源提供VP_OP電壓，從-12V提供VN_OP電壓。它們是低于電源的兩個基極/發(fā)射極電壓。

這一電路看似簡單，乍一看它的優(yōu)點也不是很明顯。請注意，組合的hfe Q1 (Q2)高于3000，具有C1電容值倍增的效果。簡單的說，VP_OP就像連接到0.6F電容一樣，它就像電池供電一樣干凈。該電路的缺點在于，由于Vbe的變化，VP_OP可能隨溫度在小范圍內變化。這對于精密電子/運算放大器的供電不是大問題，但我們應該知道這一點。其另一個“特性”是上電時啟動緩慢，這是由RC常數(shù)決定的。