0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

使用JESD204B兼容型AD9250 A/D轉換器進行快速原型開發(fā)

EE techvideo ? 來源:EE techvideo ? 2019-06-25 06:16 ? 次閱讀

這款器件隨FMC板提供,同時提供在線軟件和支持,是利用ADI的JESD204B數(shù)據(jù)轉換器連接Xilinx Kintex和Virtex FPGA的一種更快、更簡單的方式。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1625

    文章

    21620

    瀏覽量

    601238
  • 轉換器
    +關注

    關注

    27

    文章

    8601

    瀏覽量

    146710
  • adi
    adi
    +關注

    關注

    144

    文章

    45810

    瀏覽量

    248217
收藏 人收藏

    評論

    相關推薦

    ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化

    電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費下載
    發(fā)表于 10-09 08:31 ?1次下載
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行鏈路的均衡優(yōu)化

    AFE77xx DAC JESD204B調(diào)試

    電子發(fā)燒友網(wǎng)站提供《AFE77xx DAC JESD204B調(diào)試.pdf》資料免費下載
    發(fā)表于 09-27 10:17 ?0次下載
    AFE77xx DAC <b class='flag-5'>JESD204B</b>調(diào)試

    JESD204B升級到JESD204C時的系統(tǒng)設計注意事項

    電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
    發(fā)表于 09-21 10:19 ?0次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204</b>C時的系統(tǒng)設計注意事項

    AFE77 JESD204B 調(diào)試手冊

    電子發(fā)燒友網(wǎng)站提供《AFE77 JESD204B 調(diào)試手冊.pdf》資料免費下載
    發(fā)表于 09-11 10:25 ?0次下載
    AFE77 <b class='flag-5'>JESD204B</b> 調(diào)試手冊

    采用JESD204B的LMK5C33216超低抖動時鐘同步數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動時鐘同步數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 10:47 ?0次下載
    采用<b class='flag-5'>JESD204B</b>的LMK5C33216超低抖動時鐘同步<b class='flag-5'>器</b>數(shù)據(jù)表

    LMK0482x超低噪聲JESD204B兼容時鐘抖動消除數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LMK0482x超低噪聲JESD204B兼容時鐘抖動消除數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 09:19 ?0次下載
    LMK0482x超低噪聲<b class='flag-5'>JESD204B</b><b class='flag-5'>兼容</b>時鐘抖動消除<b class='flag-5'>器</b>數(shù)據(jù)表

    抓住JESD204B接口功能的關鍵問題

    更低,以及轉換器和邏輯器件的封裝更小。多家供應商的新型模擬/數(shù)字轉換器采用此接口,例如ADI的AD9250。與現(xiàn)有接口格式和協(xié)議相比,JESD204B接口更復雜、
    的頭像 發(fā)表于 03-26 08:22 ?1072次閱讀
    抓住<b class='flag-5'>JESD204B</b>接口功能的關鍵問題

    JESD204B的常見疑問解答

    ,使用JESD204B的雙通道ADC。大部分情況下,雙通道ADC針對兩個轉換器提供單個時鐘輸入。它將迫使ADC以同樣的頻率進行模擬采樣。但對于某些特定的應用而言,這類器件也可能采用兩個獨立的輸入時鐘,每個時鐘可
    發(fā)表于 01-03 06:35

    AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對應相連?

    目前,我在設計中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D轉換器AD9683轉換完成后的數(shù)據(jù)。但是
    發(fā)表于 12-15 07:14

    ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決?

    always中的每個SYSREF都進行同步模式,發(fā)現(xiàn)當時AD9680配置完成,JESD204B IP核配置完成,啟動SYSREF時鐘產(chǎn)生,第一個時鐘同步后rx_sync信號拉高一個SYSREF時鐘周期
    發(fā)表于 12-12 08:03

    AD9680通過0x570和0X56E寄存快速配置JESD204B,電路鎖相環(huán)無法鎖定,204B無法正常輸出數(shù)據(jù)怎么解決?

    9680測試評估中遇到問題: 按照數(shù)據(jù)手冊中的配置步驟,關斷鏈路,通過0x570和0X56E寄存快速配置JESD204B,鏈路上電后,電路鎖相環(huán)無法鎖定,204B無法正常輸出數(shù)據(jù)。
    發(fā)表于 12-05 08:04

    使用AD9163的時候遇到JESD204B的SYNC信號周期性拉低如何解決?

    我在使用AD9163的時候遇到JESD204B的SYNC信號周期性拉低。通過讀寄存值如圖,發(fā)現(xiàn)REG470和REG471都為0xFF,而REG472始終為0.不知有誰知道是什么原因?該如何解
    發(fā)表于 12-04 07:30

    AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的?

    AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的
    發(fā)表于 12-04 07:27

    JESD204B鏈路傳輸?shù)挠绊懸蛩?/a>

    作者:Ian Beavers,ADI公司應用工程師 JESD204B串行數(shù)據(jù)鏈路接口針對支持更高速轉換器不斷增長的帶寬需求而開發(fā)。作為第三代標準,它提供更高的通道速率最大值(每通道高達12.5
    發(fā)表于 11-28 14:24 ?0次下載
    <b class='flag-5'>JESD204B</b>鏈路傳輸?shù)挠绊懸蛩? />    </a>
</div>                            <div   id=

    JESD204B規(guī)范的傳輸層介紹

    電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸層介紹.pdf》資料免費下載
    發(fā)表于 11-28 10:43 ?0次下載
    <b class='flag-5'>JESD204B</b>規(guī)范的傳輸層介紹