免费亚洲人a成影院,精品欧洲AV无码一区二区三区

兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置與實(shí)現(xiàn)技巧

來自ADI 公司和Xilinx公司的專家共同展示兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置，同時(shí)介紹其實(shí)現(xiàn)技巧。

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。舉報(bào)投訴

FPGA

FPGA

+關(guān)注

關(guān)注
1625

文章
21620

瀏覽量
601239
轉(zhuǎn)換器

轉(zhuǎn)換器

+關(guān)注

關(guān)注
27

文章
8601

瀏覽量
146711
adi

adi

+關(guān)注

關(guān)注
144

文章
45810

瀏覽量
248238

ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化

電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費(fèi)下載

發(fā)表于 10-09 08:31 ?1次下載

ADC16DX370 <b class='flag-5'>JESD204B</b>串行鏈路的均衡優(yōu)化

AFE77xx DAC JESD204B調(diào)試

電子發(fā)燒友網(wǎng)站提供《AFE77xx DAC JESD204B調(diào)試.pdf》資料免費(fèi)下載

發(fā)表于 09-27 10:17 ?0次下載

AFE77xx DAC <b class='flag-5'>JESD204B</b>調(diào)試

從JESD204B升級到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng)

電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng).pdf》資料免費(fèi)下載

發(fā)表于 09-21 10:19 ?0次下載

從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204</b>C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng)

AFE77 JESD204B 調(diào)試手冊

電子發(fā)燒友網(wǎng)站提供《AFE77 JESD204B 調(diào)試手冊.pdf》資料免費(fèi)下載

發(fā)表于 09-11 10:25 ?0次下載

AFE77 <b class='flag-5'>JESD204B</b> 調(diào)試手冊

一種連接數(shù)據(jù)轉(zhuǎn)換器和邏輯器件的高速串行接口—JESD204介紹

JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率（目前C修訂版已經(jīng)發(fā)布，即

發(fā)表于 04-19 16:20 ?1694次閱讀

抓住JESD204B接口功能的關(guān)鍵問題

JESD204B是最近批準(zhǔn)的JEDEC標(biāo)準(zhǔn)，用于轉(zhuǎn)換器與數(shù)字處理器件之間的串行數(shù)據(jù)接口。它是第三代標(biāo)準(zhǔn)，解決了先前版本的一些缺陷。該接口的優(yōu)勢包括：數(shù)據(jù)接口路由所需電路板空間更少，建立與保持時(shí)序要求

發(fā)表于 03-26 08:22 ?1072次閱讀

抓住<b class='flag-5'>JESD204B</b>接口功能的關(guān)鍵問題

JESD204B的常見疑問解答

單獨(dú)驅(qū)動(dòng)對應(yīng)的ADC。這樣，兩個(gè)ADC之間便有可能產(chǎn)生采樣相位差，甚至每個(gè)ADC單獨(dú)以相互不相干的頻率進(jìn)行采樣。在后一種情況中，單個(gè)JESD204B鏈路上存在來自所有兩個(gè)

發(fā)表于 01-03 06:35

AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對應(yīng)相連?

目前，我在設(shè)計(jì)中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D轉(zhuǎn)換器AD9683

發(fā)表于 12-15 07:14

ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決？

使用AD9680時(shí)遇到一個(gè)問題，AD9680采樣率為1Gsps，JESD204B IP核的GTX參考時(shí)鐘為250MHz，參數(shù)L=4，F(xiàn)=2，K=32，線速率為10Gbps，使用的為SYSREF

發(fā)表于 12-12 08:03

AD9690配置在JESD204B sublcass 0模式下，AD9690的SYSREF±輸入管腳怎么處理？

用單片AD9690采集數(shù)據(jù)給FPGA，不要求確定延遲，因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是這種模式下，對于AD9690的SYSREF±的輸入管腳怎么處理？以及AD9690工作在subclass 0 模式下還有沒有其他要注意的地方

發(fā)表于 12-12 06:16

AD9136的JESD204B鏈路無法建立是怎么回事？

使用內(nèi)部PLL，輸入?yún)⒖碱l率為100MHz。在采樣率時(shí)鐘設(shè)置為1GHz時(shí)，DAC的JESD204B鏈路能建立，但是當(dāng)頻率改為1.5GHz時(shí)，SYNC一直為低。其他相關(guān)寄存器都已經(jīng)修改，serdes

發(fā)表于 12-05 08:17