本視頻說明如何設(shè)置AD9467評(píng)估板。AD9467是一款16位、200 MSPS/250 MSPS ADC(模數(shù)轉(zhuǎn)換器)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
adi
+關(guān)注
關(guān)注
144文章
45796瀏覽量
246085 -
模數(shù)轉(zhuǎn)換器
+關(guān)注
關(guān)注
26文章
3041瀏覽量
126564 -
評(píng)估板
+關(guān)注
關(guān)注
1文章
478瀏覽量
29163
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
常見的電子元器件評(píng)估板的作用
電子元器件評(píng)估板(Evaluation Board)是用來評(píng)估和測試特定電子元器件(例如傳感器、芯片、模塊等)的功能和性能的工具。評(píng)估板通常
新品 | 用于2kV碳化硅MOSFET模塊的數(shù)字驅(qū)動(dòng)評(píng)估板
新品用于2kV碳化硅MOSFET模塊的數(shù)字驅(qū)動(dòng)評(píng)估板評(píng)估板EVAL-FFXMR20KM1HDR可以幫助客戶快速啟動(dòng)基于2kV碳化硅MOSFET樣機(jī)的特性測試。
四層板如何設(shè)置板層
四層板是一種常用于電子產(chǎn)品中的印制電路板(PCB),具有四個(gè)層次或?qū)用?。在設(shè)計(jì)四層板時(shí),需要合理設(shè)置板層,以優(yōu)化電路性能和信號(hào)傳輸。本文將詳細(xì)介紹四層
AD9467評(píng)估板和HSC_ADC_EVALC評(píng)估板測試中,上位機(jī)和實(shí)際波形的頻率幅值相差很大是怎么回事?
AD9467評(píng)估板和HSC_ADC_EVALC評(píng)估板測試中,發(fā)現(xiàn)上位機(jī)和實(shí)際波形的頻率幅值相差很大,各位這是怎么回事啊。
大家?guī)蛶兔Γ?/div>
發(fā)表于 12-20 06:56
用AD7746評(píng)估板測量一些極板對(duì)的電容,怎樣在評(píng)估板上位機(jī)的user unit里設(shè)置減去干擾?
您好,我想用AD7746評(píng)估板測量一些極板對(duì)的電容,它們的電容大概1-2個(gè)pf,但干擾和噪聲加起來大概12pf,我該怎樣在評(píng)估板上位機(jī)的user unit里
發(fā)表于 12-14 07:15
AD9467輸出電平標(biāo)準(zhǔn)為LVDS,是否支持連接FPGA BANK1.8V?
我已經(jīng)看過AD9467的評(píng)估板在ZEDboard和KC705的引腳約束為\"LVDS_25\",對(duì)應(yīng)FPGA的BANK VCCO供電2.5V,但是現(xiàn)在我的項(xiàng)目中FPGA BANK 的VCCO供電是1.8V,我對(duì)其做引腳約束為\"
發(fā)表于 12-11 06:36
想用AD9467進(jìn)行射頻信號(hào)的欠采樣處理,如何設(shè)計(jì)前端的調(diào)理電路來保證其抗混疊和阻抗匹配呢?
我想用AD9467進(jìn)行射頻信號(hào)的欠采樣處理,如何設(shè)計(jì)前端的調(diào)理電路來保證其抗混疊和阻抗匹配呢?前端射頻信號(hào)是500MHz±5MHz的信號(hào),經(jīng)過500±6MHz的帶通濾波器和射頻放大器對(duì)信號(hào)進(jìn)行濾波
發(fā)表于 12-11 06:14
AD9467采集信號(hào)的雜散如何消除?
各位大牛,請(qǐng)教一下。我現(xiàn)在用AD9467-250,采樣時(shí)鐘用AD9517-3出的200MHz,采集70M、0dBm單音信號(hào)。頻譜上出現(xiàn)較多的雜散。ADC前端電路按照AD9467手冊(cè)推薦的設(shè)計(jì)。ADC
發(fā)表于 12-08 06:52
如何提高AD9467信噪比?
目前測試情況為用AD9467采樣,中頻為10Mhz(13dbm),采樣時(shí)鐘為200Mhz,此時(shí)的snr約為70dbc,而當(dāng)中頻為250Mhz的時(shí)候,SNR約為53dbc,配置都是默認(rèn)值,請(qǐng)問是什么原因呢?
發(fā)表于 12-07 06:44
AD9467寄存器36和107中的buffer current應(yīng)該設(shè)置為多少能夠達(dá)到最佳性能?
關(guān)于AD9467的使用中,輸入信號(hào)的頻率為450MHz,采樣頻率為120MHz
請(qǐng)問,寄存器36和107中的buffer current應(yīng)該設(shè)置為多少能夠達(dá)到最佳性能。
手冊(cè)中只是寫了大于250M時(shí)設(shè)置為210%,而這兩個(gè)寄存器
發(fā)表于 12-06 07:00
AD9467芯片的時(shí)鐘輸入的端接100歐電阻是放在交流耦合電容前還是交流放耦合電容之后?
您好!
一般而言,差分時(shí)鐘的終端匹配電阻(一般是100歐)是放在交流耦合電容之后,但是我看AD9467芯片手冊(cè)的上的應(yīng)用圖上確實(shí)是,把100歐端接匹配電阻放在交流耦合電容之前,請(qǐng)問這個(gè)是為什么,放在交流耦合電容之后不行嗎,請(qǐng)問這個(gè)從理論上有詳細(xì)的分析和介紹嗎,謝謝!a
發(fā)表于 12-04 06:51
AD9467采樣率大于90MSPS時(shí),采集到的波形數(shù)據(jù)有很多毛刺怎么解決?
芯片AD9467,通過修改0x17地址內(nèi)寄存器值,調(diào)整ADC芯片內(nèi)部DCO輸出延時(shí)。經(jīng)過測試,ADC采樣率在60MSPS~90MSPS時(shí),采集到的波形數(shù)據(jù)正常。但當(dāng)采樣率大于90MSPS時(shí),采集到
發(fā)表于 12-01 07:23
Zynq評(píng)估板及ZED板供電方案
電子發(fā)燒友網(wǎng)站提供《Zynq評(píng)估板及ZED板供電方案.pdf》資料免費(fèi)下載
發(fā)表于 11-13 09:52
?0次下載
EVAL-PRAOPAMP-1RJZ評(píng)估板上有許多電容、電阻,請(qǐng)問這些分立器件的值怎么設(shè)置?
EVAL-PRAOPAMP-1RJZ評(píng)估板上有許多電容、電阻。請(qǐng)問這些分立器件的值怎么設(shè)置?有沒有推薦的值或者bom表?
發(fā)表于 11-13 06:22
STM8S-DISCOVERY評(píng)估板
電子發(fā)燒友網(wǎng)站提供《STM8S-DISCOVERY評(píng)估板.pdf》資料免費(fèi)下載
發(fā)表于 10-07 15:21
?0次下載
評(píng)論