FPGA進(jìn)階教程：DDS的設(shè)計(jì)與實(shí)現(xiàn)
實(shí)現(xiàn)基于FPGA的多通道可調(diào)信號(hào)發(fā)生器，其中頻率、相位以及幅值均可通過PC端串口發(fā)送數(shù)據(jù)對(duì)應(yīng)調(diào)節(jié)，并可實(shí)現(xiàn)4路信號(hào)的同步。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1625文章
21622瀏覽量
601241 -
DDS
+關(guān)注
關(guān)注
21文章
629瀏覽量
152483 -
信號(hào)發(fā)生器
+關(guān)注
關(guān)注
28文章
1443瀏覽量
108606
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化...
FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（
發(fā)表于 08-11 18:10
基于FPGA 的DDS 調(diào)頻信號(hào)的研究與實(shí)現(xiàn)
基于FPGA 的DDS 調(diào)頻信號(hào)的研究與實(shí)現(xiàn)
發(fā)表于 08-17 11:41
如何利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)實(shí)現(xiàn)DDS技術(shù)？
介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的
發(fā)表于 04-30 06:29
怎么實(shí)現(xiàn)基于FPGA+DDS的正弦信號(hào)發(fā)生器的設(shè)計(jì)？
介紹了DDS的發(fā)展歷史及其兩種實(shí)現(xiàn)方法的特點(diǎn)，論述了DDS的基本原理，并提出一種基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)方法，使
發(fā)表于 05-11 06:58
基于FPGA的DDS調(diào)頻信號(hào)的研究與實(shí)現(xiàn)
本文從DDS 基本原理出發(fā)，利用FPGA 來實(shí)現(xiàn)DDS 調(diào)頻信號(hào)的產(chǎn)生，重點(diǎn)介紹了其原理和電路設(shè)計(jì)，并給出了FPGA 設(shè)計(jì)的仿真和實(shí)驗(yàn)，實(shí)驗(yàn)
發(fā)表于 06-26 17:29
?72次下載
基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
利用DDS和 FPGA 技術(shù)設(shè)計(jì)一種信號(hào)發(fā)生器.介紹了該信號(hào)發(fā)生器的工作原理、 設(shè)計(jì)思路及
發(fā)表于 02-11 08:48
?225次下載
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長(zhǎng)，產(chǎn)生各種不同頻率的信號(hào)。他具
發(fā)表于 01-14 09:43
?1418次閱讀
基于FPGA的DDS雜散分析及抑制方法
首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號(hào)發(fā)生器的基本原理和采用FPGA實(shí)現(xiàn)DDS信號(hào)發(fā)生器的基本方法，然后結(jié)合DDS的原理分析
發(fā)表于 11-26 16:23
?49次下載
Xilinx FPGA設(shè)計(jì)進(jìn)階
Xilinx FPGA設(shè)計(jì)進(jìn)階(提高篇)
有需要的下來看看
發(fā)表于 12-29 15:45
?12次下載
基于FPGA的DDS設(shè)計(jì)
利用現(xiàn)場(chǎng)可編程門陣列（FPGA）設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器（DDS）。結(jié)合DDS 的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。
發(fā)表于 04-01 16:14
?25次下載
DDS的FPGA實(shí)現(xiàn)電路原理圖免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是DDS的FPGA實(shí)現(xiàn)電路原理圖免費(fèi)下載。
發(fā)表于 10-22 12:07
?28次下載
如何使用FPGA實(shí)現(xiàn)DDS數(shù)字移相信號(hào)發(fā)生器的原理
本文討論了基于FPGA芯片的直接數(shù)字頻率合成器（DDS）的設(shè)計(jì)方法。因?yàn)?b class='flag-5'>DDS 的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件，使用現(xiàn)場(chǎng)可編程器件FPGA
發(fā)表于 03-02 17:11
?36次下載
基于STM32+FPGA的DDS實(shí)現(xiàn)
DDS基于FPGA的DDSSPI系統(tǒng)結(jié)構(gòu)功能實(shí)現(xiàn)：在SPI接口下掛接上DDS模塊，通過單片機(jī)向FPGA發(fā)送頻率字
發(fā)表于 12-01 17:36
?9次下載
基于FPGA 的DDS正弦信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)
電子發(fā)燒友網(wǎng)站提供《基于FPGA 的DDS正弦信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn).pdf》資料免費(fèi)下載
發(fā)表于 03-24 09:34
?8次下載
工商網(wǎng)監(jiān)
評(píng)論