FPGA雷達信號的總體概括與總結(jié)
算法：采用MATLAB仿真，分別對具體的目標(biāo)速度，距離，角度等有一個深刻的認(rèn)識，掌握如何檢測判別目標(biāo)，升華到如何進行一維距離像的識別，雷達總體參數(shù)設(shè)計。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1625文章
21637瀏覽量
601317 -
matlab
+關(guān)注
關(guān)注
182文章
2960瀏覽量
230045 -
雷達
+關(guān)注
關(guān)注
50文章
2884瀏覽量
117188
發(fā)布評論請先 登錄
相關(guān)推薦
基于DSP和FPGA技術(shù)的低信噪比雷達信號檢測
dB時能測到雷達信號，使雷達的有效作用間隔進步。本文主要先容基于DSP和FPGA技術(shù)的低信噪比情況下雷達
發(fā)表于 08-15 09:43
利用DSP和FPGA技術(shù)的低信噪比雷達信號檢測設(shè)計介紹
dB時能測到雷達信號，使雷達的有效作用距離提高。本文主要介紹基于DSP和FPGA技術(shù)的低信噪比情況下雷達
發(fā)表于 07-04 06:55
基于DSP+FPGA的雷達信號模擬器系統(tǒng)設(shè)計
在實際的外場試飛過程中是不可能實現(xiàn)的，這也是雷達信號模擬器對場外試飛的一大優(yōu)勢。FPGA作為高性能數(shù)字信號處理系統(tǒng)中的關(guān)鍵部件，在雷達
發(fā)表于 07-15 06:48
如何利用DSP和FPGA技術(shù)檢測低信噪比雷達信號？
dB時能測到雷達信號，使雷達的有效作用距離提高。有哪些方法能檢測低信噪比雷達信號 ？ 可以利用DSP和
發(fā)表于 08-05 07:30
幾種最基本的通訊方式解釋與總結(jié)
幾種最基本的通訊方式解釋與總結(jié)出發(fā)點在讀書的時，對于幾種通訊總是一知半解，沒有刻意的去學(xué)習(xí)使用，直到工作后，才發(fā)現(xiàn)，對于知識的應(yīng)用不能只是一知半解，要想對其熟練應(yīng)用，就必須理解透徹。如果文中有寫的有
發(fā)表于 02-23 07:30
一種基于DSP和FPGA的雷達信號分選電路設(shè)計
設(shè)計了一種基于DSP 和FPGA 的雷達信號分選電路，對密集的雷達信號進行分選識別。系統(tǒng)利用FPGA
發(fā)表于 07-16 10:52
?26次下載
FPGA在雷達信號模擬器中的應(yīng)用
基于FPGA的各種雷達信號產(chǎn)生方法,介紹了在FPGA中實現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號質(zhì)量的方法，編程實現(xiàn)了頻率捷變、線性調(diào)
發(fā)表于 11-29 18:02
?31次下載
基于DSP和FPGA技術(shù)的低信噪比雷達信號檢測
基于DSP和FPGA技術(shù)的低信噪比雷達信號檢測
我國目前的海事雷達大多為進口雷達，有效探測距離小，在信噪比降為3 dB時已經(jīng)無法識別
發(fā)表于 11-05 10:33
?565次閱讀
基于FPGA嵌入式系統(tǒng)的雷達信號模擬器
基于FPGA嵌入式系統(tǒng)的雷達信號模擬器
在現(xiàn)代雷達系統(tǒng)的研制和調(diào)試過程中，對雷達性能和指標(biāo)的測試是一個重要環(huán)節(jié)，在這個環(huán)節(jié)中，利用模擬目標(biāo)
發(fā)表于 02-06 09:25
?842次閱讀
基于FPGA 的雷達信號采集系統(tǒng)設(shè)計
近年來，雷達在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達信號處理系統(tǒng)是雷達的關(guān)鍵模塊，對雷達定位精度起著決定性作用。
發(fā)表于 11-22 07:25
?4707次閱讀
雷達信號處理：FPGA還是GPU?
FPGA和CPU一直是雷達信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達系統(tǒng)的處理能力越來越強，越來越
工商網(wǎng)監(jiān)
評論