數(shù)字比較器真值表及電路

數(shù)字比較器是另一個非常有用的組合邏輯電路，用于比較兩個二進(jìn)制數(shù)字的值

數(shù)字或二進(jìn)制比較器由標(biāo)準(zhǔn) AND 組成， NOR 和 NOT 門，用于比較輸入端子上的數(shù)字信號，并根據(jù)這些輸入的條件產(chǎn)生輸出。

例如，除了能夠加和減二進(jìn)制數(shù)之外，我們還需要能夠比較它們并確定輸入 A 的值是否大于，小于或等于輸入 B的值數(shù)字比較器使用幾個按照布爾代數(shù)的原理工作的邏輯門來實現(xiàn)這一點。有兩種主要類型的數(shù)字比較器可用，這些是。

1。身份比較器 -an 身份比較器是一個數(shù)字比較器，當(dāng) A = B 時，只有一個輸出端子， A = B = 1 （HIGH）或 A = B = 0 （LOW）

2。幅度比較器 -a 幅度比較器是一個數(shù)字比較器，有三個輸出端子，每個端子相等， A = B 大于， A> B 且小于 A

數(shù)字比較器的目的是比較一組變量或未知數(shù)字，例如 A （A1，A2，A3，...，An等）與常量或未知值的數(shù)字相對應(yīng)，例如 B （B1，B2，B3） ，...，Bn等）并根據(jù)比較結(jié)果產(chǎn)生輸出條件或標(biāo)志。例如，兩個1位（ A 和 B ）輸入的幅度比較器在相互比較時會產(chǎn)生以下三種輸出條件。

這意味著： A 大于 B ， A 相等到 B ，或 A 小于 B

如果我們想要比較兩個變量并想要當(dāng)達(dá)到上述三個條件中的任何一個時產(chǎn)生輸出。例如，當(dāng)達(dá)到某個計數(shù)時，從計數(shù)器產(chǎn)生輸出。考慮下面的簡單1位比較器。

1位數(shù)字比較器電路

然后在下面的真值表中給出1位數(shù)字比較器的操作。

數(shù)字比較器真值表

您可能會注意到有關(guān)比較器的兩個不同功能上面的真值表。首先，電路不區(qū)分兩個“0”或兩個“1”，因為輸出 A = B 當(dāng)它們都相等時產(chǎn)生 A = B =“ 0“或 A = B =”1“。其次， A = B 的輸出條件類似于常用邏輯門的輸出條件， Exclusive-NOR 或 Ex-NOR 功能（等效） ）在每個 n位上給出： Q = A ⊕ B

數(shù)字比較器實際上在其設(shè)計中使用 Exclusive-NOR 門來比較它們各自的位對。當(dāng)我們將兩個二進(jìn)制或BCD值或變量相互比較時，我們將比較這些值的“幅度”，邏輯“0”與邏輯“1”，其中術(shù)語幅度比較器來自。

除了比較各個位之外，我們還可以通過將 n 級聯(lián)在一起來設(shè)計更大的位比較器，并產(chǎn)生 n位正如我們在上一個教程中對 n-bit 加法器所做的那樣，比較器?？梢詷?gòu)造多位比較器來比較整個二進(jìn)制或BCD字，以便在一個字大于，等于或小于另一個字時產(chǎn)生輸出。

一個很好的例子是4位Magnitude Comparator。這里，將兩個4位字（“半字節(jié)”）相互比較以產(chǎn)生相關(guān)輸出，其中一個字連接到輸入 A ，另一個字與輸入 B連接進(jìn)行比較，如下所示。

4位幅度比較器

一些商用數(shù)字比較器，如TTL 74LS85或CMOS 4063 4位幅度比較器，具有額外的輸入端子，允許更多的單個比較器“級聯(lián)”在一起，以比較大于4位的字與“n”位的幅度比較器產(chǎn)生的。這些級聯(lián)輸入直接連接到前一個比較器的相應(yīng)輸出，如圖所示，比較8,16或甚至32位字。

8位字比較器

當(dāng)比較上面的例子中的大二進(jìn)制或BCD數(shù)時，為了節(jié)省時間，比較器首先通過比較最高位（MSB）來開始。如果存在相等性， A = B 則比較下一個最低位，依此類推，直到達(dá)到最低位（LSB）。如果相等仍然存在則將兩個數(shù)字定義為相等。

如果找到不等式，則 A> B 或 A關(guān)系確定兩個數(shù)字之間的值，并且停止任何附加的低位比特之間的比較。數(shù)字比較器廣泛用于模數(shù)轉(zhuǎn)換器（ADC）和算術(shù)邏輯單元（ALU），以執(zhí)行各種算術(shù)運算。