MOD計數(shù)器和時序圖

MOD計數(shù)器是級聯(lián)計數(shù)器電路，在復位前計數(shù)到設定的模數(shù)值

計數(shù)器的工作是通過每個時鐘脈沖將計數(shù)器的內(nèi)容提前一個計數(shù)來計數(shù)。當被時鐘輸入激活時推進其數(shù)字或狀態(tài)序列的計數(shù)器被稱為以“遞增計數(shù)”模式操作。同樣，當被時鐘輸入激活時減少其數(shù)字或狀態(tài)序列的計數(shù)器被稱為以“倒計數(shù)”模式操作。在UP和DOWN模式下工作的計數(shù)器稱為雙向計數(shù)器。

計數(shù)器是由外部定時脈沖或時鐘信號激活或觸發(fā)的時序邏輯器件。計數(shù)器可以構造成用作同步電路或異步電路。對于同步計數(shù)器，所有數(shù)據(jù)位與時鐘信號的應用同步變化。而異步計數(shù)器電路獨立于輸入時鐘，因此數(shù)據(jù)位在不同的時間一個接一個地改變狀態(tài)。

然后計數(shù)器是順序邏輯設備，遵循預定的計數(shù)狀態(tài)序列，由外部時鐘（CLK）信號。在再次返回其原始第一狀態(tài)之前特定計數(shù)器通過其前進的狀態(tài)或計數(shù)序列的數(shù)量稱為模數(shù)（MOD）。換句話說，模數(shù)（或僅模數(shù)）是計數(shù)器計數(shù)的狀態(tài)數(shù)，是計數(shù)器的除數(shù)。

模數(shù)計數(shù)器，或者只是 MOD計數(shù)器是根據(jù)計數(shù)器在返回其原始值之前排序的狀態(tài)數(shù)定義的。例如，一個2位計數(shù)器，從二進制的00 2 到11 2 計數(shù)，即十進制的0到3，其模數(shù)值為4（00→ 1→10→11，然后返回00）因此稱為modulo-4或mod-4計數(shù)器。另請注意，它需要四個時鐘脈沖才能從00到11。

在這個簡單示例中，只有兩位，（n = 2），然后是最大可能輸出狀態(tài)數(shù)（最大模數(shù)） ）對于計數(shù)器是：2 n = 2 2 或4.但是，計數(shù)器可以設計為計數(shù)到任何數(shù)量的2 n 狀態(tài)通過將多個計數(shù)階段級聯(lián)在一起產(chǎn)生單個模數(shù)或MOD-N計數(shù)器。

因此，“Mod-N”計數(shù)器將需要連接在一起的“N”個觸發(fā)器來計數(shù)單個數(shù)據(jù)位同時提供2個 n 不同的輸出狀態(tài)，（n是位數(shù)）。注意，N總是一個整數(shù)值。

我們可以看到MOD計數(shù)器的模數(shù)值是2的整數(shù)冪，即2,4,8,16等等。產(chǎn)生一個n位計數(shù)器，具體取決于所用觸發(fā)器的數(shù)量，以及它們的連接方式，確定計數(shù)器的類型和模數(shù)。

D型觸發(fā)器

MOD計數(shù)器使用“觸發(fā)器”制作，單個觸發(fā)器可以產(chǎn)生0或1的計數(shù)，最大計數(shù)為2.我們可以使用不同類型的觸發(fā)器設計，SR， JK，JK主從，D型甚至T型觸發(fā)器構成一個計數(shù)器。但為了簡單起見，我們將使用D型觸發(fā)器（DFF），也稱為數(shù)據(jù)鎖存器，因為使用單個數(shù)據(jù)輸入和外部時鐘信號，并且也是正邊沿觸發(fā)。

D型觸發(fā)器，如TTL 74LS74，可以由基于SR或JK的邊沿觸發(fā)觸發(fā)器制成，具體取決于您是希望它在正邊沿還是在前沿處改變狀態(tài)（0時鐘脈沖的負或后沿（1到0轉(zhuǎn)換）或1轉(zhuǎn)換。在這里，我們假設一個正的，前沿觸發(fā)的觸發(fā)器。您可以在以下鏈接中找到有關D型觸發(fā)器的更多信息。

D型觸發(fā)器和真值表

D型觸發(fā)器（DFF）的操作非常簡單，因為它只有一個數(shù)據(jù)輸入，稱為“D”，另外一個時鐘“CLK”輸入。這允許在時鐘信號的控制下存儲單個數(shù)據(jù)位（0或1），從而使D型觸發(fā)器成為同步器件，因為輸入上的數(shù)據(jù)僅傳輸?shù)接|發(fā)器輸出觸發(fā)時鐘脈沖的邊沿。

因此，從真值表中，如果在施加正時鐘脈沖時數(shù)據(jù)輸入上存在邏輯“1”（高電平），觸發(fā)器SET和存儲器“Q”處的邏輯“1”和 Q 處的互補“0”。同樣，如果在施加另一個正時鐘脈沖時數(shù)據(jù)輸入上有一個低電平，觸發(fā)器RESET會在“Q”處存儲“0”，在 Q 處產(chǎn)生“1” 。

然后，當時鐘（CLK）輸入為高電平時，D型觸發(fā)器的輸出“Q”響應輸入“D”的值。當時鐘輸入為低電平時，保持“Q”狀態(tài)，“1”或“0”，直到下一次時鐘信號變?yōu)楦唠娖綖檫壿嬰娖健?”。因此，“Q”的輸出僅在時鐘輸入從“0”（低）值變?yōu)椤?”（高）時改變狀態(tài)，使其成為正邊沿觸發(fā)的D型觸發(fā)器。請注意，負邊沿觸發(fā)的觸發(fā)器工作方式完全相同，只是時鐘脈沖的下降沿是觸發(fā)邊緣。

所以現(xiàn)在我們知道邊緣觸發(fā)的D型觸發(fā)器是如何翻牌工作，讓我們看看連接在一起形成一個MOD計數(shù)器。

除以兩個計數(shù)器

邊緣觸發(fā)的D型觸發(fā)器是一個有用的多功能構建塊以構建MOD計數(shù)器或任何其他類型的順序邏輯電路。通過將 Q 輸出連接回“D”輸入，如圖所示，并創(chuàng)建一個反饋環(huán)路，我們可以將它轉(zhuǎn)換為二進制二分頻計數(shù)器，僅使用時鐘輸入作為 Q 輸出信號始終是Q輸出信號的反相。

除以二計數(shù)器和時序圖

時序圖顯示“Q”輸出波形的頻率恰好是時鐘輸入的一半，因此觸發(fā)器充當分頻器。如果我們添加另一個D型觸發(fā)器使得“Q”的輸出是第二個DFF的輸入，那么來自第二個DFF的輸出信號將是時鐘輸入頻率的四分之一，依此類推。因此，對于“n”個觸發(fā)器，輸出頻率除以2n，步長為2.

注意，這種分頻方法非常便于在順序計數(shù)電路中使用。例如，通過使用60分頻計數(shù)器，可以將60Hz電源頻率信號降低到1Hz定時信號。 6分頻計數(shù)器將60Hz降低到10Hz，然后輸入到10分頻計數(shù)器，將10Hz分頻為1Hz定時信號或脈沖等。

MOD- 4計數(shù)器

從技術上講，作為1位存儲設備，單個觸發(fā)器本身可以被認為是MOD-2計數(shù)器，因為它有一個輸出導致計數(shù)在應用時鐘信號時，有兩個，0或1。但是單個觸發(fā)器本身產(chǎn)生有限的計數(shù)序列，因此通過將更多的觸發(fā)器連接在一起形成鏈，我們可以增加計數(shù)能力并構建任何值的MOD計數(shù)器。

如果單個觸發(fā)器可以被認為是模2或MOD-2計數(shù)器，那么添加第二個觸發(fā)器將為我們提供一個MOD-4計數(shù)器，允許它在四個不連續(xù)的步驟中計數(shù)?？傮w效果是將原始時鐘輸入信號除以4。然后，這個2位MOD-4計數(shù)器的二進制序列將是：00,01,10和11，如圖所示。

MOD-4計數(shù)器和時序圖

注意，為簡單起見，上述時序圖中的QA，QB和CLK的開關轉(zhuǎn)換顯示為同時，即使此連接表示異步計數(shù)器。實際上，正向時鐘（CLK）信號的應用與QA和QB的輸出之間的切換延遲非常小。

我們可以直觀地顯示這個2位異步的操作計數(shù)器使用真值表和狀態(tài)圖。

MOD-4計數(shù)器狀態(tài)圖

我們可以從計數(shù)器的真值表中看到，并通過讀取QA和QB的值當QA = 0且QB = 0時，計數(shù)為00.應用時鐘脈沖后，值變?yōu)镼A = 1，QB = 0，計數(shù)為01，在下一個時鐘脈沖后，為v等于變?yōu)镼A = 0，QB = 1，計數(shù)為10.最后，值變?yōu)镼A = 1，QB = 1，計數(shù)為11.下一個時鐘脈沖的應用導致計數(shù)返回到00，然后它以二進制序列連續(xù)計數(shù)：00,01,10,11,00,01 ......等等。

然后我們看到一個MOD-2計數(shù)器由一個觸發(fā)器組成一個MOD-4計數(shù)器需要兩個觸發(fā)器，允許它在四個不連續(xù)的步驟中計數(shù)。我們可以很容易地在MOD-4計數(shù)器的末端添加另一個觸發(fā)器以產(chǎn)生一個MOD-8計數(shù)器，給出一個2 3 二進制序列，從000到111計數(shù)，然后重置為000.第四個觸發(fā)器會產(chǎn)生一個MOD-16計數(shù)器，依此類推，實際上我們可以繼續(xù)添加額外的觸發(fā)器。

MOD-8計數(shù)器和狀態(tài)圖

因此我們可以構造mod計數(shù)器以具有自然計數(shù)在重復自身之前，2個 n 狀態(tài)給出計數(shù)器的mod計數(shù)為2,4,8,16等。但有時需要一個模數(shù)計數(shù)器，在正常計數(shù)過程中將其計數(shù)重置為零，并且沒有模數(shù)為2的冪。例如，模數(shù)為3,5,6的模數(shù)，或者10.

Modulo“m”的計數(shù)器

計數(shù)器，無論是同步還是異步，在一組二進制進程中一次進行一次計數(shù)，結果是“n”位計數(shù)器自然地作為模2 n 計數(shù)器。但是我們可以通過使用一個或多個外部邏輯門來構造mod計數(shù)器以計數(shù)到我們想要的任何值，使其跳過幾個輸出狀態(tài)并在任何計數(shù)終止，將計數(shù)器重置為零，即所有觸發(fā)器都具有Q = 0。

在?！癿”計數(shù)器的情況下，它們不計入所有可能的狀態(tài)，而是計數(shù)到“m”值然后返回到零。顯然，“m”是小于2 n 的數(shù)字，（m <2 n）。那么我們?nèi)绾巫尪M制計數(shù)器通過計數(shù)返回零部分。

幸運的是，除了計數(shù)，向上或向下，計數(shù)器還可以有額外的輸入，稱為 CLEAR 和 PRESET 可以將計數(shù)清零（所有Q = 0）或?qū)⒂嫈?shù)器預設為某個初始值。 TTL 74LS74具有低電平有效預置和清零輸入。

為簡單起見，我們假設CLEAR輸入全部連接在一起，并且是高電平有效輸入，允許觸發(fā)器在清除輸入時正常工作。等于0（低）。但是如果清除輸入處于邏輯電平“1”（高電平），則時鐘信號的下一個上升沿將把所有觸發(fā)器復位到狀態(tài)Q = 0，而不管下一個時鐘信號的值。 / p>

另請注意，由于所有Clear輸入連接在一起，因此在計數(shù)開始之前，還可以使用單個脈沖將所有觸發(fā)器的輸出（Q）清零，以確保計數(shù)實際開始從零開始。此外，一些較大的位計數(shù)器還有一個額外的ENABLE或INHIBIT輸入引腳，它允許計數(shù)器在計數(shù)周期的任何一點停止計數(shù)并保持其當前狀態(tài)，然后再允許繼續(xù)計數(shù)。這意味著可以隨意停止和啟動計數(shù)器，而無需將輸出重置為零。

模數(shù)計數(shù)器

假設我們要設計一個MOD-5計數(shù)器，怎么可能我們這樣做。首先我們知道“m = 5”，所以2 n 必須大于5.當2 1 = 2時，2 2 = 4 ，2 3 = 8，且8大于5，那么我們需要一個帶有三個觸發(fā)器（N = 3）的計數(shù)器，給出二進制的自然計數(shù)000到111（0到7）十進制）。

采用上面的MOD-8計數(shù)器，自然計數(shù)的真值表如下：

MOD-8計數(shù)器和真值表

當我們構建一個MOD-5計數(shù)器時，我們希望計數(shù)器在計數(shù)5后重置為零。但是，我們從附加的真值表可以看出，6的計數(shù)給出了輸出條件：QA = 0，QB = 1，QC = 1.

我們可以解碼這個輸出狀態(tài)011（6）在3輸入與門（TTL 74LS11）和反相器或非門（TTL 74LS04）的幫助下，給我們一個清除（Clr）計數(shù)器信號的信號。

逆變器和AND門的組合邏輯電路的輸入連接到QA，QB和QC相關對于除了我們想要的輸入之外的任何輸入組合，AND門的輸出處于邏輯電平“0”（低）。

在二進制代碼中，輸出序列計數(shù)如下所示：000,001,010,011,100,101。但是當它達到011（6）狀態(tài)時，組合邏輯電路將檢測到這個011狀態(tài)，產(chǎn)生邏輯電平為“1”（高電平）的輸出。

然后我們可以使用AND門產(chǎn)生的HIGH輸出，在輸出5（十進制）計數(shù)后將計數(shù)器重置為零所需的MOD-5計數(shù)器。當組合電路的輸出為低電平時，它對計數(shù)序列沒有影響。

MOD-5計數(shù)器和真值表

然后我們可以在基本計數(shù)器周圍使用組合邏輯解碼電路，無論是同步還是異步，都可以產(chǎn)生我們要求的任何類型的MOD計數(shù)器，因為每個計數(shù)器的唯一輸出狀態(tài)都可以被解碼以重置計數(shù)器處于所需的計數(shù)狀態(tài)。

在上面的簡單示例中，我們使用3輸入AND門來解碼011狀態(tài)，但QA和QB第一次都處于邏輯1時是當計數(shù)達到6時，可以使用連接到QA和QB的2輸入AND門，而不會使第3個輸入和逆變器復雜化。

但是，使用異步計數(shù)器的一個缺點是產(chǎn)生所需計數(shù)的MOD計數(shù)器是當計數(shù)器達到其復位狀態(tài)時可能發(fā)生稱為“毛刺”的不希望的效應。在這短暫的時間內(nèi)，計數(shù)器的輸出可能采用不正確的值，因此有時最好將同步計數(shù)器用作模數(shù)計數(shù)器，因為所有觸發(fā)器都由相同的時鐘信號計時，因此同時改變狀態(tài)。

模數(shù)10計數(shù)器

使用外部組合電路生成模數(shù)為10的計數(shù)器的模數(shù)計數(shù)器電路的一個很好的例子是十進制計數(shù)器。十進制（10分頻）計數(shù)器，如TTL 74LS90，在其計數(shù)序列中有10個狀態(tài)，使其適用于需要數(shù)字顯示的人機接口。

十年計數(shù)器有四個輸出產(chǎn)生一個4位二進制數(shù)，通過使用外部AND和OR門，我們可以檢測到第9個計數(shù)狀態(tài)的發(fā)生，將計數(shù)器重置為零。與其他mod計數(shù)器一樣，它會逐個接收輸入時鐘脈沖，并重復從0到9遞增計數(shù)。

一旦達到計數(shù)9（二進制1001），計數(shù)器將返回可以通過JK觸發(fā)器（TTL 74LS73）制作十進制計數(shù)器的基本電路，該觸發(fā)器在時鐘信號的負后沿切換狀態(tài)，如圖所示。

0000而不是繼續(xù)到1010。 MOD-10十年計數(shù)器

MOD計數(shù)器摘要

我們在本教程中看到過MOD計數(shù)器二進制計數(shù)器是由于時鐘信號而產(chǎn)生二進制位序列的時序電路，二進制計數(shù)器的狀態(tài)由所有計數(shù)器輸出一起形成的特定組合決定。

計數(shù)器可以產(chǎn)生的不同輸出狀態(tài)的數(shù)量稱為計數(shù)器的模數(shù)或模數(shù)。計數(shù)器的模數(shù)（或MOD數(shù)）是它在一個完整的計數(shù)周期中通過的唯一狀態(tài)的總數(shù)，其中mod-n計數(shù)器也被描述為n分頻計數(shù)器。

計數(shù)器的模數(shù)如下：2 n 其中n =觸發(fā)器的數(shù)量。因此，3觸發(fā)器計數(shù)器的最大計數(shù)為2 3 = 8個計數(shù)狀態(tài)，并稱為MOD-8計數(shù)器。計數(shù)器可以計算的最大二進制數(shù)是2 n -1，最大計數(shù)為（111） 2 = 2 3 - 1 = 7 10 。然后計數(shù)器從0到7計數(shù)。

通用MOD計數(shù)器包括MOD編號為2,4,8和16的計數(shù)器，并且使用外部組合電路可以配置為計數(shù)到除最大值2 n 模量。通常，“m”個觸發(fā)器的任何排列都可用于構造任何MOD計數(shù)器。

具有截斷序列的計數(shù)器的公共模數(shù)為10（1010），稱為MOD-10。在其序列中具有十個狀態(tài)的計數(shù)器被稱為十進制計數(shù)器。十進制計數(shù)器對于連接數(shù)字顯示器很有用。其他MOD計數(shù)器包括MOD-6或MOD-12計數(shù)器，它們在數(shù)字時鐘中有應用以顯示時間。