使用無(wú)源延遲網(wǎng)絡(luò)簡(jiǎn)化電源時(shí)序控制

電源時(shí)序控制是微控制器、FPGA、DSP、ADC 和其他需要多個(gè)電壓軌供電的器件所必需的一項(xiàng)功能。這些應(yīng)用通常需要在數(shù)字 I/O 軌上電前對(duì)內(nèi)核和模擬模塊上電，但有些設(shè)計(jì)可能需要采用其他序列。無(wú)論如何，正確的上電和關(guān)斷時(shí)序控制可以防止閂鎖引發(fā)的即時(shí)損壞和 ESD 造成的長(zhǎng)期損害。此外，電源時(shí)序控制可以錯(cuò)開(kāi)上電過(guò)程中的浪涌電流，這種技術(shù)對(duì)于采用限流電源供電的應(yīng)用十分有用。

本文討論使用分立器件進(jìn)行電源時(shí)序控制的優(yōu)缺點(diǎn)，同時(shí)介紹利用 ADP5134 內(nèi)部精密使能引腳實(shí)現(xiàn)時(shí)序控制的一種簡(jiǎn)單而有效的方法。ADP5134 內(nèi)置 2 個(gè) 1.2-A 降壓調(diào)節(jié)器與 2 個(gè)300-mA LDO。同時(shí)，本文還列出一系列 IC，可用于要求更高精度、更靈活時(shí)序控制的應(yīng)用。

圖 1 所示為一種要求多個(gè)供電軌的應(yīng)用。這些供電軌為內(nèi)核電源(VCCINT)、I/O 電源(VCCO)、輔助電源(VCCAUX)和系統(tǒng)存儲(chǔ)器電源。

圖 1. 處理器和 FPGA 的典型供電方法

舉例來(lái)說(shuō)，Xilinx? Spartan-3A FPGA 具有一個(gè)內(nèi)置上電復(fù)位電路，可確保在所有電源均達(dá)到其閾值后才允許對(duì)器件進(jìn)行配置。這樣有助于降低電源時(shí)序控制要求，但為了實(shí)現(xiàn)最小浪涌電流電平并遵循連接至 FPGA 的電路時(shí)序控制要求，供電軌應(yīng)當(dāng)按以下序列上電：VCC_INT a VCC_AUX a VCCO。請(qǐng)注意：有些應(yīng)用要求采用特定序列，因此，務(wù)必閱讀數(shù)據(jù)手冊(cè)的電源要求部分。

使用無(wú)源延遲網(wǎng)絡(luò)簡(jiǎn)化電源時(shí)序控制

實(shí)現(xiàn)電源時(shí)序控制的一種簡(jiǎn)單的方法就是利用電阻、電容、二極管等無(wú)源元件，延遲進(jìn)入調(diào)節(jié)器使能引腳的信號(hào)，如圖 2 所示。當(dāng)開(kāi)關(guān)閉合時(shí)，D1 導(dǎo)電，而 D2 仍保持?jǐn)嚅_(kāi)。電容 C1 充電，而 EN2 處的電壓根據(jù) R1 和 C1 確定的速率上升。當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，電容 C1 通過(guò) R2、D2 和 RPULL向地放電。EN2 處的電壓以 R2、RPULL和 C2 確定的速率下降。更改 R1 和 R2 的值會(huì)改變充放電時(shí)間，從而設(shè)置調(diào)節(jié)器的開(kāi)啟和關(guān)閉時(shí)間。

圖 2. 利用電阻、電容和二極管實(shí)現(xiàn)電源時(shí)序控制的簡(jiǎn)單方法

該方法可用于不要求采用精密時(shí)序控制的應(yīng)用，以及只需延遲信號(hào)即可并可能只要求采用外部 R 和 C 的部分應(yīng)用。對(duì)于標(biāo)準(zhǔn)調(diào)節(jié)器，采用這種方法的缺點(diǎn)在于，使能引腳的邏輯閾值可能因?yàn)殡妷汉蜏囟榷嬖诤艽蟮牟町悺４送?，電壓斜坡中的延遲取決于電阻和電容值及容差。典型的 X5R 電容在–55°C 至+85°C 溫度范圍內(nèi)的變化幅度約為±15%，由于直流偏置效應(yīng)還會(huì)出現(xiàn)±10%的變化，從而使時(shí)序控制變得不精確，有時(shí)還會(huì)變得不可靠。

精密使能輕松實(shí)現(xiàn)時(shí)序控制

為了獲得穩(wěn)定的閾值電平以實(shí)現(xiàn)精密時(shí)序控制，大多數(shù)調(diào)節(jié)器都要求采用一個(gè)外部基準(zhǔn)電壓源。ADP5134 通過(guò)集成精密基準(zhǔn)電壓源、大幅節(jié)省成本和 PCB 面積的方式解決了這個(gè)問(wèn)題。每個(gè)調(diào)節(jié)器都有一個(gè)獨(dú)立的使能引腳。當(dāng)使能輸入的電壓升至VIH_EN (最小值為 0.9 V)以上時(shí)，器件退出關(guān)斷模式，且管理模塊開(kāi)啟，但不會(huì)激活調(diào)節(jié)器。將使能輸入的電壓與一個(gè)精密內(nèi)部基準(zhǔn)電壓（典型值為 0.97 V）相比較。一旦使能引腳的電壓升至高于精密使能閾值，則調(diào)節(jié)器被激活，輸出電壓開(kāi)始升高。在輸入電壓和溫度轉(zhuǎn)折處，基準(zhǔn)電壓的變化幅度只有±3%。這一小范圍變化可確保精密的時(shí)序控制，解決采用分立器件時(shí)遇到的各種問(wèn)題。

當(dāng)使能輸入的電壓降至低于基準(zhǔn)電壓低 80 mV（典型值）時(shí)，調(diào)節(jié)器停用。當(dāng)所有使能輸入上的電壓都降至 VIL_EN（最大值為 0.35 V）以下時(shí)，器件進(jìn)入關(guān)斷模式。在該模式下，功耗降至 1 μA 以下。圖 3 和圖 4 展示了用于 Buck1 的 ADP5134 精密使能閾值在溫度范圍內(nèi)的精度。

圖 3. 溫度范圍內(nèi)的精密使能導(dǎo)通閾值（10 個(gè)采樣）

圖 4. 溫度范圍內(nèi)的精密使能關(guān)閉閾值（10 個(gè)采樣）

使用電阻分壓器簡(jiǎn)化電源時(shí)序控制

通過(guò)將衰減版本的調(diào)節(jié)器輸出端連接至待上電的下一個(gè)調(diào)節(jié)器使能引腳，可對(duì)多通道電源進(jìn)行時(shí)序控制，如圖 5 所示，其中，調(diào)節(jié)器按以下順序開(kāi)啟或關(guān)閉：Buck1 a Buck2 a LDO1a LDO2。圖 6 為 EN1 連接至 VIN1后的上電序列。圖 7 所示為EN1 與 VIN1斷開(kāi)后的關(guān)斷序列。

圖 5. 采用 ADP5134 實(shí)現(xiàn)的簡(jiǎn)單時(shí)序控制

圖 6. ADP5134 啟動(dòng)序列

圖 7. ADP5134 關(guān)斷序列

序列器 IC 提高時(shí)序精度

在某些情況下，實(shí)現(xiàn)精密時(shí)序比降低 PCB 面積和成本更重要。對(duì)于這些應(yīng)用，可以使用電壓監(jiān)控和序列器 IC，比如在電壓和溫度范圍內(nèi)，精度可達(dá)±0.8%的 ADM1184 四通道電壓監(jiān)控器?；蛘撸瑢?duì)于要求更加精確的上電和關(guān)斷序列控制的應(yīng)用，可以使用帶可編程時(shí)序控制的 ADM1186 四通道電壓序列器和監(jiān)控器。

ADP5034 四通道調(diào)節(jié)器集成了兩個(gè) 3-MHz、1200-mA 降壓調(diào)節(jié)器和兩個(gè) 300 mA LDO。典型的時(shí)序控制功能可以通過(guò)以下方式實(shí)現(xiàn)，采用 ADM1184 監(jiān)控一個(gè)調(diào)節(jié)器的輸出電壓，并在被監(jiān)測(cè)輸出電壓達(dá)到某個(gè)電平時(shí)，向下一個(gè)調(diào)節(jié)器的使能引腳提供一個(gè)邏輯高電平信號(hào)。這種方法（如圖 8 所示）可用于不具有精密使能功能的調(diào)節(jié)器。

結(jié)論

使用 ADP5134 精密使能輸入進(jìn)行時(shí)序控制既簡(jiǎn)單又輕松，每個(gè)通道只需要兩個(gè)外部電阻即可。而更加精密的時(shí)序控制則可以通過(guò) ADM1184 或 ADM1186 電壓監(jiān)控器實(shí)現(xiàn)。

圖 8. 使用 ADM1184 四通道電壓監(jiān)控器對(duì) ADP5034 四通道調(diào)節(jié)器實(shí)施時(shí)序控制