0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

技術(shù)分享:信號(hào)完整性仿真 - 入門

Xilinx賽靈思官微 ? 2019-07-02 12:03 ? 次閱讀

點(diǎn)擊上方“藍(lán)字”,輕松關(guān)注我們

您好,歡迎您回到這個(gè)硬件仿真博客系列!

希望您有空瀏覽和消化上一篇文章中的內(nèi)容,在那篇文章里我們討論了信號(hào)完整性仿真的基礎(chǔ)知識(shí),以及運(yùn)行仿真所需的模型。如果您還沒能抽出時(shí)間瀏覽和消化,我強(qiáng)烈建議您在閱讀這篇博客之前先到這里讀一下上一篇文章。如果您對(duì)IBIS模型已經(jīng)很熟悉,并且在考慮開始使用Hyperlynx 工具,那就盡快開始吧。

在這篇文章中,我們將介紹如何調(diào)用Hyperlynx、如何設(shè)置簡(jiǎn)單的原理圖以及如何運(yùn)行一些基本的仿真操作。Hyperlynx 可支持下列兩種仿真工作流程。

LineSim

用來預(yù)布局仿真,是設(shè)計(jì)周期中的早期仿真工具,主要用來評(píng)估假設(shè)情景并幫助定義電路板參數(shù)和布線指南。通過創(chuàng)建 I/O 緩存器、走線,終端以及連接器/電纜組件的示意圖,在“Schematic GUI”中完成 LineSim 中的仿真。

BoardSim

用于布局后仿真以對(duì) PCB 設(shè)計(jì)進(jìn)行分析。PCB 中所需的網(wǎng)絡(luò)從布局文件中選出,然后在像 LineSim 這樣的工具中進(jìn)行仿真。由于它使用的是含布線約束、相鄰網(wǎng)絡(luò)布線以及距離等信息的布局文件,仿真是高度準(zhǔn)確的。 可以在 LineSim 中查找任何違規(guī)操作或所需的更改,并在最終 PCB 上簽發(fā)制造之前將其反饋到布局中。

在本系列中,可以使用LineSim和Boardsim(如需要),具體取決于所討論的主題。

現(xiàn)在我們通過一個(gè)簡(jiǎn)單的仿真操作來了解一下這個(gè)工具。調(diào)用Hyperlynx 并選擇“New -> New SI Schematic”,如果調(diào)用的是“Waveform Viewer”,選擇“Both”或“Oscilloscope”

Hyperlynx 支持SI仿真所需的基本元素,如下面的屏幕截圖所示:

- 發(fā)射器和接收器(IBIS模型)

-集總元件電阻、電容器、電感器

-傳輸線

-“Simple”、“Microstrip”、“Stripline”、“Wire”、“Cable”、“Connector”

-疊加線和耦合

-通孔

-S參數(shù)/Spice模型

-電壓和接地

要?jiǎng)?chuàng)建原理圖,請(qǐng)針對(duì)單端I/O標(biāo)準(zhǔn)選擇“Add IC to Schematic”或針對(duì)差分I/O標(biāo)準(zhǔn)選擇“Add differential IC to Schematic”。


原文標(biāo)題:技術(shù)分享:信號(hào)完整性仿真 - 入門

文章出處:【微信公眾號(hào):賽靈思】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    130960
  • 信號(hào)完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1380

    瀏覽量

    95166
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速PCB的信號(hào)完整性、電源完整性和電磁兼容研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB的信號(hào)完整性、電源完整性和電磁兼容研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:37 ?0次下載

    信號(hào)完整性設(shè)計(jì)落到實(shí)處

    ses信號(hào)完整性(SI)和電源完整性(PI)是PCB設(shè)計(jì)的關(guān)鍵,無論板速如何。仿真和指導(dǎo)原則雖有幫助,但難以覆蓋所有風(fēng)險(xiǎn)點(diǎn)。于博士的課程將系統(tǒng)化信號(hào)
    的頭像 發(fā)表于 08-30 12:29 ?133次閱讀
    把<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>設(shè)計(jì)落到實(shí)處

    信號(hào)完整性與電源完整性-電源完整性分析

    電子發(fā)燒友網(wǎng)站提供《信號(hào)完整性與電源完整性-電源完整性分析.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:31 ?13次下載

    信號(hào)完整性與電源完整性-差分對(duì)的特性

    電子發(fā)燒友網(wǎng)站提供《信號(hào)完整性與電源完整性-差分對(duì)的特性.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:28 ?1次下載

    信號(hào)完整性與電源完整性-信號(hào)的串?dāng)_

    電子發(fā)燒友網(wǎng)站提供《信號(hào)完整性與電源完整性-信號(hào)的串?dāng)_.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:27 ?0次下載

    信號(hào)完整性與電源完整性 第一章 概論

    電子發(fā)燒友網(wǎng)站提供《信號(hào)完整性與電源完整性 第一章 概論.pdf》資料免費(fèi)下載
    發(fā)表于 08-09 14:49 ?1次下載

    什么是信號(hào)完整性

    在現(xiàn)代電子通信和數(shù)據(jù)處理系統(tǒng)中,信號(hào)完整性(Signal Integrity, SI)是一個(gè)至關(guān)重要的概念。它涉及信號(hào)在傳輸過程中的質(zhì)量保持,對(duì)于確保系統(tǒng)性能和穩(wěn)定性具有決定性的影響。本文將從
    的頭像 發(fā)表于 05-28 14:30 ?641次閱讀

    保障信號(hào)完整性的設(shè)計(jì)策略剖析

    信號(hào)完整性—系統(tǒng)化設(shè)計(jì)方法及案例分析■無論高速板還是低速板或多或少都會(huì)涉及信號(hào)完整性問題。仿真或者guideline的確可以解決部分問題,但
    的頭像 發(fā)表于 05-13 17:22 ?285次閱讀
    保障<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>的設(shè)計(jì)策略剖析

    構(gòu)建系統(tǒng)思維:信號(hào)完整性,看這一篇就夠了!

    信號(hào)完整性、提升產(chǎn)品質(zhì)量的必由之路。 八、解決問題能力 ?對(duì)于信號(hào)完整性工程師而言, 仿真和測(cè)試只是手段 ,真正的核心是分析和解決問題的能
    發(fā)表于 03-05 17:16

    信號(hào)完整性學(xué)習(xí)筆記

    通信技術(shù)的飛速發(fā)展,我們面臨著越來越多的挑戰(zhàn),如信號(hào)失真、干擾和衰減等問題。因此,了解和掌握信號(hào)完整性的原理和方法變得尤為重要。
    的頭像 發(fā)表于 12-01 11:26 ?1578次閱讀

    為什么電路端接電阻能改善信號(hào)完整性?

    為什么電路端接電阻能改善信號(hào)完整性? 在電路設(shè)計(jì)中,信號(hào)完整性是一個(gè)極其重要的概念。信號(hào)完整性
    的頭像 發(fā)表于 10-24 10:04 ?732次閱讀

    什么是信號(hào)完整性SI?信號(hào)完整性設(shè)計(jì)的難點(diǎn)

    信號(hào)完整性(Signal Integrity,SI)是指電路系統(tǒng)中信號(hào)的質(zhì)量,如果在要求的時(shí)間內(nèi),信號(hào)能不失真地從源端傳輸?shù)浇邮斩?,我們就稱該信號(hào)
    的頭像 發(fā)表于 09-28 11:27 ?1842次閱讀
    什么是<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>SI?<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>設(shè)計(jì)的難點(diǎn)

    信號(hào)完整性分析

    手工連線面成的樣機(jī)同規(guī)范布線的最終印制板產(chǎn)品一樣都能正常工作。 但是現(xiàn)在時(shí)鐘頻率提高了,信號(hào)上升邊也已普遍變短。對(duì)大多數(shù)電子產(chǎn)品而言,當(dāng)時(shí)鐘頻率超過100MHz或上升邊小于1 ns時(shí),信號(hào)完整性效應(yīng)
    發(fā)表于 09-28 08:18

    什么是信號(hào)完整性?什么情況下要考慮信號(hào)完整性?

    信號(hào)完整性是指在規(guī)定的時(shí)間內(nèi),信號(hào)從源端傳輸?shù)浇邮斩耍?b class='flag-5'>信號(hào)不失真(能判斷出信號(hào)的高低電平)。
    的頭像 發(fā)表于 09-21 16:30 ?2529次閱讀
    什么是<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>?什么情況下要考慮<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>?

    信號(hào)完整性設(shè)計(jì)測(cè)試入門

    信號(hào)完整性設(shè)計(jì),在PCB設(shè)計(jì)過程中備受重視。目前信號(hào)完整性的測(cè)試方法較多,從大的方向有頻域測(cè)試、時(shí)域測(cè)試、其它測(cè)試3類方法。
    的頭像 發(fā)表于 09-21 15:43 ?1378次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>設(shè)計(jì)測(cè)試<b class='flag-5'>入門</b>