Vivado:行業(yè)首款 SoC 增強型設(shè)計套件
Vivado Design Suite 提供了一個全新構(gòu)建的SoC 增強型、以 IP 和系統(tǒng)為中心的新一代開發(fā)環(huán)境,致力于解決系統(tǒng)級集成和實現(xiàn)的生產(chǎn)力瓶頸。 Vivado Design Suite 在總體生產(chǎn)力、易用性和系統(tǒng)級集成能力方面領(lǐng)先一代。
Vivado 2015.1 版本最新消息
全新 Vivado Lab Edition:這是 Vivado 設(shè)計套件的一個無成本的輕量級編程調(diào)試版本。專門針對無需全功能Vivado設(shè)計套件的實驗室環(huán)境。Vivado實驗室版本是比全功能Vivado設(shè)計套件小75%的簡易版,大幅縮短了實驗室的設(shè)置時間,并減少了系統(tǒng)內(nèi)存需求。
交互式時鐘域的交叉分析:該功能支持設(shè)計人員在設(shè)計早期階段調(diào)試CDC問題。結(jié)合Vivado設(shè)計套件的交互式時序分析和交叉探測特性,CDC分析功能可提供強大的時序分析和調(diào)試功能,并加速產(chǎn)品上市進程。
加速型 Vivado 仿真器與第三方仿真流:Vivado設(shè)計套件2015.1版還提升了仿真流程,可將LogiCOREIP編譯時間縮短2倍以上,讓整體仿真性能比此前版本快20%。新版本還全面集成了賽靈思聯(lián)盟計劃成員Aldec、Cadence Design Systems、Mentor Graphics和新思科技(Synopsys)所提供的仿真流程。
SDK 高級系統(tǒng)內(nèi)性能分析與驗證:為加速開發(fā)Zynq-7000全可編程SoC,賽靈思針對裸機和Linux應(yīng)用擴展了其系統(tǒng)性能分析工具套件。
VivadoDesign Suite 各版本的功能介紹
生產(chǎn)力的支柱 | 特性 | Design Edition | System Edition | 實驗版本 |
WebPACK (器件限定版) |
30 天免費試用版 |
加速實現(xiàn) | 綜合與布局布線 | |||||
部分重配置* | ||||||
加速驗證 | Vivado 仿真器 | |||||
Vivado Device Programmer | ||||||
Vivado Logic Analyzer | ||||||
Vivado 串行 I/O 分析器 | ||||||
加速集成 | Vivado High-Level Synthesis ( 高層次綜合) | |||||
System Generator for DSP |
-
賽靈思
+關(guān)注
關(guān)注
32文章
1794瀏覽量
130964 -
仿真器
+關(guān)注
關(guān)注
14文章
1008瀏覽量
83440 -
系統(tǒng)級
+關(guān)注
關(guān)注
0文章
3瀏覽量
11307
發(fā)布評論請先 登錄
相關(guān)推薦
評論