0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

推進(jìn)摩爾定律,臺(tái)積電力推SoIC 3D封裝技術(shù)

h1654155973.6121 ? 來源:YXQ ? 2019-07-08 11:45 ? 次閱讀

自2018年4月始,臺(tái)積電已在眾多技術(shù)論壇或研討會(huì)中揭露創(chuàng)新的SoIC技術(shù),這個(gè)被譽(yù)為再度狠甩三星在后的秘密武器,究竟是如何厲害?

臺(tái)積電首度對外界公布創(chuàng)新的系統(tǒng)整合單芯片(SoIC)多芯片3D堆疊技術(shù),是在2018年4月的美國加州圣塔克拉拉(Santa Clara)第二十四屆年度技術(shù)研討會(huì)上。

推進(jìn)摩爾定律臺(tái)積電力推SoIC 3D封裝技術(shù)

隨著先進(jìn)納米制程已逼近物理極限,摩爾定律發(fā)展已難以為繼,無法再靠縮小線寬同時(shí)滿足性能、功耗、面積及訊號(hào)傳輸速度等要求;再加上封裝技術(shù)難以跟上先進(jìn)制程的發(fā)展進(jìn)程,因此三星、臺(tái)積電、英特爾等晶圓代工巨擘紛紛跨足封裝領(lǐng)域,要借重先進(jìn)的封裝技術(shù)實(shí)現(xiàn)更高性能、更低耗電量、更為小體積、訊號(hào)傳輸速度更快的產(chǎn)品。

甚至,在逐步進(jìn)入后摩爾定律時(shí)代后,晶圓代工大廠的發(fā)展重心,也逐漸從過去追求更先進(jìn)納米制程,轉(zhuǎn)向封裝技術(shù)的創(chuàng)新。而,SoIC就在這樣的前提之下誕生了。

若以臺(tái)積電于2009年正式進(jìn)軍封裝領(lǐng)域估算,SoIC是臺(tái)積電耗費(fèi)十年才磨出的寶劍,被譽(yù)為可再次把三星狠狠甩在后頭、實(shí)現(xiàn)3D IC的高階封裝技術(shù)。

晶圓對晶圓的3D IC技術(shù)

根據(jù)臺(tái)積電在第二十四屆年度技術(shù)研討會(huì)中的說明,SoIC是一種創(chuàng)新的多芯片堆疊技術(shù),是一種晶圓對晶圓(Wafer-on-wafer)的鍵合(Bonding)技術(shù),這是一種3D IC制程技術(shù),可以讓臺(tái)積電具備直接為客戶生產(chǎn)3D IC的能力。

圖二: 臺(tái)積SoIC設(shè)計(jì)架構(gòu)示意。(source: vlsisymposium.org, 制圖:CTIMES)

讓外界大感驚艷的是,SoIC技術(shù)是采用硅穿孔(TSV)技術(shù),可以達(dá)到無凸起的鍵合結(jié)構(gòu),可以把很多不同性質(zhì)的臨近芯片整合在一起,而且當(dāng)中最關(guān)鍵、最神秘之處,就在于接合的材料,號(hào)稱是價(jià)值高達(dá)十億美元的機(jī)密材料,因此能直接透過微小的孔隙溝通多層的芯片,達(dá)成在相同的體積增加多倍以上的性能,簡言之,可以持續(xù)維持摩爾定律的優(yōu)勢。

圖三: SoIC的微芯片平面圖。(source: vlsisymposium.org)

據(jù)了解,SoIC是基于臺(tái)積電的CoWoS(Chip on wafer on Substrate)與多晶圓堆疊(WoW)封裝技術(shù)開發(fā)的新一代創(chuàng)新封裝技術(shù),未來將應(yīng)用于十納米及以下的先進(jìn)制程進(jìn)行晶圓級(jí)的鍵合技術(shù),被視為進(jìn)一步強(qiáng)化臺(tái)積電先進(jìn)納米制程競爭力的利器。2018年10月,臺(tái)積電在第三季法說會(huì)上,已針對萬眾矚目的SoIC技術(shù)給出明確量產(chǎn)時(shí)間,預(yù)期2020年開始挹注臺(tái)積電的營收貢獻(xiàn),至2021年將會(huì)大量生產(chǎn),挹注臺(tái)積電更加顯著的營收貢獻(xiàn)。

六月,臺(tái)積電赴日本參加VLSI技術(shù)及電路研討會(huì)發(fā)表技術(shù)論文時(shí),也針對SoIC技術(shù)揭露論文,論文中表示SoIC解決方案將不同尺寸、制程技術(shù)及材料的裸晶堆疊在一起。相較于傳統(tǒng)使用微凸塊的三維積體電路解決方案,臺(tái)積電的SoIC的凸塊密度與速度高出數(shù)倍,同時(shí)大幅減少功耗。此外,SoIC能夠利用臺(tái)積電的InFO或CoWoS的后端先進(jìn)封裝至技術(shù)來整合其他芯片,打造強(qiáng)大的3D×3D系統(tǒng)級(jí)解決方案。

外界咸認(rèn),從臺(tái)積電最初提出的2.5版CoWoS技術(shù),至獨(dú)吃蘋果的武器InFO(整合型扇型封裝)技術(shù),下一個(gè)稱霸晶圓代工產(chǎn)業(yè)的,就是SoIC技術(shù)。

攤開臺(tái)積電公布的2019年第一季財(cái)報(bào),10納米及以下納米制程的營收貢獻(xiàn),已大大超越16納米制程的營收貢獻(xiàn),凸顯出未來十納米及以下先進(jìn)制程已勢不可當(dāng)。

也因此,2019年,電子設(shè)計(jì)自動(dòng)化(EDA)大廠,如益華電腦(Cadence)、明導(dǎo)國際(Mentor)、ANSYS皆已相繼推出支援臺(tái)積電SoIC的解決方案,并已通過臺(tái)積電認(rèn)證,準(zhǔn)備迎接SoIC輝煌時(shí)代的來臨。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 臺(tái)積電
    +關(guān)注

    關(guān)注

    43

    文章

    5535

    瀏覽量

    165700
  • 3D封裝
    +關(guān)注

    關(guān)注

    7

    文章

    124

    瀏覽量

    27025

原文標(biāo)題:英特爾和臺(tái)積電最新3D封裝技術(shù)

文章出處:【微信號(hào):xinlun99,微信公眾號(hào):芯論】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    擊碎摩爾定律!英偉達(dá)和AMD將一年一款新品,均提及HBM和先進(jìn)封裝

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)摩爾定律是由英特爾創(chuàng)始人之一戈登·摩爾提出的經(jīng)驗(yàn)規(guī)律,描述了集成電路上的晶體管數(shù)量和性能隨時(shí)間的增長趨勢。根據(jù)摩爾定律,集成電路上可容納的晶體管數(shù)目約每隔18個(gè)月便會(huì)
    的頭像 發(fā)表于 06-04 00:06 ?3854次閱讀
    擊碎<b class='flag-5'>摩爾定律</b>!英偉達(dá)和AMD將一年一款新品,均提及HBM和先進(jìn)<b class='flag-5'>封裝</b>

    “自我實(shí)現(xiàn)的預(yù)言”摩爾定律,如何繼續(xù)引領(lǐng)創(chuàng)新

    未來的自己制定了一個(gè)遠(yuǎn)大但切實(shí)可行的目標(biāo)一樣, 摩爾定律是半導(dǎo)體行業(yè)的自我實(shí)現(xiàn) 。雖然被譽(yù)為技術(shù)創(chuàng)新的“黃金法則”,但一些事情尚未廣為人知……. 1.?戈登·摩爾完善過摩爾定律的定義
    的頭像 發(fā)表于 07-05 15:02 ?181次閱讀

    臺(tái)SoIC封裝技術(shù)再獲蘋果青睞,2025年或迎量產(chǎn)新篇章

    在半導(dǎo)體行業(yè)的持續(xù)演進(jìn)與技術(shù)創(chuàng)新浪潮中,臺(tái)電再次成為焦點(diǎn)。據(jù)業(yè)界最新消息透露,其先進(jìn)的封裝技術(shù)——3D
    的頭像 發(fā)表于 07-05 10:41 ?467次閱讀

    封裝技術(shù)會(huì)成為摩爾定律的未來嗎?

    你可聽說過摩爾定律?在半導(dǎo)體這一領(lǐng)域,摩爾定律幾乎成了預(yù)測未來的神話。這條定律,最早是由英特爾聯(lián)合創(chuàng)始人戈登·摩爾于1965年提出,簡單地說就是這樣的:集成電路上可容納的晶體管數(shù)量大約
    的頭像 發(fā)表于 04-19 13:55 ?233次閱讀
    <b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>會(huì)成為<b class='flag-5'>摩爾定律</b>的未來嗎?

    臺(tái)電攜手蘋果、英偉達(dá)、博通,推動(dòng)SoIC先進(jìn)封裝技術(shù)

    現(xiàn)階段,臺(tái)電不僅致力于提升 CoWoS 封裝產(chǎn)能,還全力推動(dòng)下一代 SoIC 封裝方案的大規(guī)模
    的頭像 發(fā)表于 04-12 10:37 ?682次閱讀

    功能密度定律是否能替代摩爾定律?摩爾定律和功能密度定律比較

    眾所周知,隨著IC工藝的特征尺寸向5nm、3nm邁進(jìn),摩爾定律已經(jīng)要走到盡頭了,那么,有什么定律能接替摩爾定律呢?
    的頭像 發(fā)表于 02-21 09:46 ?491次閱讀
    功能密度<b class='flag-5'>定律</b>是否能替代<b class='flag-5'>摩爾定律</b>?<b class='flag-5'>摩爾定律</b>和功能密度<b class='flag-5'>定律</b>比較

    摩爾定律的終結(jié):芯片產(chǎn)業(yè)的下一個(gè)勝者法則是什么?

    在動(dòng)態(tài)的半導(dǎo)體技術(shù)領(lǐng)域,圍繞摩爾定律的持續(xù)討論經(jīng)歷了顯著的演變,其中最突出的是 MonolithIC 3D 首席執(zhí)行官Zvi Or-Bach于2014 年的主張。
    的頭像 發(fā)表于 01-25 14:45 ?905次閱讀
    <b class='flag-5'>摩爾定律</b>的終結(jié):芯片產(chǎn)業(yè)的下一個(gè)勝者法則是什么?

    中國團(tuán)隊(duì)公開“Big Chip”架構(gòu)能終結(jié)摩爾定律?

    摩爾定律的終結(jié)——真正的摩爾定律,即晶體管隨著工藝的每次縮小而變得更便宜、更快——正在讓芯片制造商瘋狂。
    的頭像 發(fā)表于 01-09 10:16 ?673次閱讀
    中國團(tuán)隊(duì)公開“Big Chip”架構(gòu)能終結(jié)<b class='flag-5'>摩爾定律</b>?

    英特爾CEO基辛格:摩爾定律放緩,仍能制造萬億晶體

    帕特·基辛格進(jìn)一步預(yù)測,盡管摩爾定律顯著放緩,到2030年英特爾依然可以生產(chǎn)出包含1萬億個(gè)晶體管的芯片。這將主要依靠新 RibbonFET晶體管、PowerVIA電源傳輸、下一代工藝節(jié)點(diǎn)以及3D芯片堆疊等技術(shù)實(shí)現(xiàn)。目前單個(gè)
    的頭像 發(fā)表于 12-26 15:07 ?545次閱讀

    摩爾定律時(shí)代,Chiplet落地進(jìn)展和重點(diǎn)企業(yè)布局

    如何超越摩爾定律,時(shí)代的定義也從摩爾定律時(shí)代過渡到了后摩爾定律時(shí)代。 后摩爾定律時(shí)代,先進(jìn)封裝和Chiplet
    的頭像 發(fā)表于 12-21 00:30 ?1335次閱讀

    應(yīng)對傳統(tǒng)摩爾定律微縮挑戰(zhàn)需要芯片布線和集成的新方法

    應(yīng)對傳統(tǒng)摩爾定律微縮挑戰(zhàn)需要芯片布線和集成的新方法
    的頭像 發(fā)表于 12-05 15:32 ?459次閱讀
    應(yīng)對傳統(tǒng)<b class='flag-5'>摩爾定律</b>微縮挑戰(zhàn)需要芯片布線和集成的新方法

    什么是摩爾定律,“摩爾定律2.0”從2D微型化到3D堆疊

    3D實(shí)現(xiàn)方面,存儲(chǔ)器比邏輯更早進(jìn)入實(shí)用階段。NAND閃存率先邁向3D 。隨著目前量產(chǎn)的20-15nm工藝,所有公司都放棄了小型化,轉(zhuǎn)而轉(zhuǎn)向存儲(chǔ)單元的三維堆疊,以提高每芯片面積的位密度。它被稱為“ 3D(三維)NAND ” 。
    的頭像 發(fā)表于 12-02 16:38 ?1226次閱讀
    什么是<b class='flag-5'>摩爾定律</b>,“<b class='flag-5'>摩爾定律</b>2.0”從2<b class='flag-5'>D</b>微型化到<b class='flag-5'>3D</b>堆疊

    摩爾定律不會(huì)死去!這項(xiàng)技術(shù)將成為摩爾定律的拐點(diǎn)

    因此,可以看出,為了延續(xù)摩爾定律,專家絞盡腦汁想盡各種辦法,包括改變半導(dǎo)體材料、改變整體結(jié)構(gòu)、引入新的工藝。但不可否認(rèn)的是,摩爾定律在近幾年逐漸放緩。10nm、7nm、5nm……芯片制程節(jié)點(diǎn)越來越先進(jìn),芯片物理瓶頸也越來越難克服。
    的頭像 發(fā)表于 11-03 16:09 ?545次閱讀
    <b class='flag-5'>摩爾定律</b>不會(huì)死去!這項(xiàng)<b class='flag-5'>技術(shù)</b>將成為<b class='flag-5'>摩爾定律</b>的拐點(diǎn)

    超越摩爾定律,下一代芯片如何創(chuàng)新?

    摩爾定律是指集成電路上可容納的晶體管數(shù)目,約每隔18-24個(gè)月便會(huì)增加一倍,而成本卻減半。這個(gè)定律描述了信息產(chǎn)業(yè)的發(fā)展速度和方向,但是隨著芯片的制造工藝接近物理極限,摩爾定律也面臨著瓶頸。為了超越
    的頭像 發(fā)表于 11-03 08:28 ?746次閱讀
    超越<b class='flag-5'>摩爾定律</b>,下一代芯片如何創(chuàng)新?

    半導(dǎo)體行業(yè)產(chǎn)生深遠(yuǎn)影響的定律摩爾定律!

    有人猜測芯片密度可能會(huì)超過摩爾定律的預(yù)測。佐治亞理工學(xué)院的微系統(tǒng)封裝研究指出,2004年每平方厘米約有50個(gè)組件,到2020年,組件密度將攀升至每平方厘米約100萬個(gè)組件。
    的頭像 發(fā)表于 10-08 15:54 ?1068次閱讀