英特爾公布三項(xiàng)黑科技 開啟高性能芯片架構(gòu)新領(lǐng)域

美國英特爾于9日（美國時(shí)間）在舊金山舉行的“SEMICON West”上發(fā)布了三項(xiàng)與封裝技術(shù)相關(guān)的新科技。

第一種是“Co-EMIB”技術(shù)，它結(jié)合了英特爾的封裝技術(shù)“EMIB（嵌入式多芯片互連橋接器）”和“Foveros”技術(shù)，其中邏輯是三維堆疊的。

EMIB和Foveros使用高密度互連來實(shí)現(xiàn)低功耗，高帶寬的芯片到芯片連接。在英特爾，I / O密度與競爭對手的方法類似或更好。

Co-EMIB此次宣布將能夠結(jié)合更高的計(jì)算性能和功能，特別是在單個(gè)芯片中實(shí)現(xiàn)多個(gè)Foveros堆棧并將它們互連。您還可以使用高帶寬和超低功耗連接模擬，內(nèi)存和其他“磁貼”。

第二個(gè)“全向互連（ODI）”為封裝中芯片之間的通信提供了額外的靈活性，該技術(shù)允許頂部芯片與EMIB等其他芯片組合。與Foveros一樣，可以進(jìn)行平行通信，也可以通過基本芯片中的硅通孔（TSV）進(jìn)行垂直通信。

利用ODI，可以通過使用大于傳統(tǒng)TSV來直接從封裝襯底向頂部管芯供電，并且由于通孔很大，因此電阻低，同時(shí)在提供強(qiáng)大功率的同時(shí)實(shí)現(xiàn)更寬的帶寬和延遲。另外，因?yàn)榭梢詼p少基管芯所需的TSV的數(shù)量，所以可以進(jìn)一步確保晶體管的面積，并且可以優(yōu)化管芯尺寸。

第三個(gè)“MDIO”是基于AIB（高級(jí)接口總線）PHY級(jí)互連的新型管芯間接口。尖端IP塊庫用于實(shí)現(xiàn)模塊化系統(tǒng)設(shè)計(jì)方法。這提供了更好的功率效率，并且是AIB的引腳速度和帶寬密度的兩倍以上。

英特爾先進(jìn)的封裝技術(shù)可實(shí)現(xiàn)多芯片與多種工藝技術(shù)的集成，而不是將多種功能集成到單個(gè)傳統(tǒng)芯片中，芯片的物理尺寸有限據(jù)說可以在改善性能，功耗和封裝面積的同時(shí)重新思考系統(tǒng)架構(gòu)。