如何維護(hù)PCB電源完整性？

在本文的第1部分中，我描述了通過完全設(shè)計(jì)完成與維護(hù)PCB電源完整性相關(guān)的各種挑戰(zhàn)和問題任何給定產(chǎn)品實(shí)施的功能PDS。本文將通過概述構(gòu)成PDS的元素，工程師在設(shè)計(jì)PDS中的工作以及可用于該設(shè)計(jì)過程的資源來解決這些問題和挑戰(zhàn)。應(yīng)該指出的是，所有這些要素的徹底處理包含在本文末尾所述的參考文獻(xiàn)1章和參考文獻(xiàn)2章的第3章中。

問題的根源

如前文所述，功率輸送已成為當(dāng)今PCB設(shè)計(jì)過程中最關(guān)鍵和最困難的方面。而且，如前所述，這是由于必須解決的頻率數(shù)量，巨大的電流和不斷縮小的工作電壓。雖然獲取路由規(guī)則并確定板的疊加可以在幾天內(nèi)完成，但是設(shè)計(jì)一個(gè)正常運(yùn)行的PDS可能需要一個(gè)月的時(shí)間。但是，由于PDS設(shè)計(jì)尚未被很好地理解，因此在設(shè)計(jì)過程的最后階段，如果遇到問題，它會(huì)成為設(shè)計(jì)過程中沒有良好基礎(chǔ)的神話和經(jīng)驗(yàn)法則的犧牲品。

構(gòu)成成功PDS設(shè)計(jì)的要素

圖1是真實(shí)PDS系統(tǒng)的示意圖。 PDS設(shè)計(jì)過程的目標(biāo)是制造阻抗足夠低的電源，以便Delta I負(fù)載電流變化導(dǎo)致紋波電壓在規(guī)格范圍內(nèi)。在該圖中，可以看到電源阻抗。產(chǎn)品開發(fā)人員的任務(wù)是設(shè)計(jì)此阻抗，使其滿足上述條件。這是一個(gè)分析問題，必須考慮到許多因素。作為本文第1部分中提到的此過程的一部分，工程師別無選擇，只能假設(shè)Delta Is是最大Ioads。此外，它們可以在從DC到數(shù)百M(fèi)Hz的任何頻率發(fā)生。

圖1. PDS設(shè)計(jì)問題簡(jiǎn)化

圖2顯示了典型設(shè)計(jì)的PDS阻抗以及構(gòu)成PDS的所有元素。

這些包括：

< ul>

電壓調(diào)節(jié)器模塊（VRM）也稱為負(fù)載點(diǎn)（POL）。

這是產(chǎn)生直流電壓的模塊。/p>

電路板上安裝的電容器。

平面電容器（PCB）。

圖2.典型PDS示意圖

這些元素中的每一個(gè)都具有有限的頻率范圍，其中它們?nèi)缦掠行В?/p>

VRM：VRM能夠保持高達(dá)幾KHz的電壓。/p>

電容器：電容器能夠?qū)崿F(xiàn)從幾KHz到大約100 MHz的低阻抗。

平面電容器：平面電容能夠提供超過100 MHz的頻率。

注意：我們遇到的所有EMI問題的根源過去幾年一直是電路板上沒有任何平面電容。另外，重要的是要注意當(dāng)電路板變小時(shí)，沒有平面電容。在這些情況下，電容必須在IC元件本身內(nèi)。 PDS工程師的工作是管理上述元件，以便在整個(gè)頻率范圍內(nèi)保持低阻抗。注意：正如我之前關(guān)于鐵氧體磁珠使用的文章所述，在給定PCB的整個(gè)頻率范圍內(nèi)保持低阻抗的必要性抵消了鐵氧體磁珠的使用。這是因?yàn)楣β事窂街械蔫F氧體磁珠破壞了PDS的阻抗，因?yàn)楦鶕?jù)定義，鐵氧體磁珠是高阻抗的。

事實(shí)上，PDS設(shè)計(jì)已成為設(shè)計(jì)過程中的第1步。在沒有完成PDS設(shè)計(jì)的情況下，甚至無法確定電路板中需要多少層。這是由于在設(shè)計(jì)流程中的PDS步驟完成之前，由Vdd和接地平面彼此緊密間隔形成的平面電容量是未知的。然后，這個(gè)平面電容內(nèi)置在PCB疊層中。

阻抗與頻率的關(guān)系

圖3是使用經(jīng)典的.1和.01微法電容器規(guī)則的阻抗與頻率的關(guān)系 - 經(jīng)驗(yàn)法則?？v軸是阻抗，水平是頻率。如本文參考文獻(xiàn)3所述，使用.1和.01微法拉電容器，事情會(huì)變得更好，達(dá)到60MHz左右，然后事情變得更糟。這表明任意將電容器放在電路板上會(huì)導(dǎo)致不良結(jié)果。此圖由密蘇里大學(xué)羅拉分校提供，并在本文末尾的參考文獻(xiàn)3中引用。

圖3.使用0.1 uF和0.01 uF電容的典型設(shè)計(jì)的阻抗與頻率的關(guān)系

圖4顯示了典型VRM的輸出阻抗。這是一個(gè)DC-DC轉(zhuǎn)換器。它僅顯示出100Hz的低阻抗，然后停止調(diào)節(jié)。從那里開始，你不能依靠調(diào)節(jié)器來保持低阻抗。電容器必須接管該頻率以上。

圖4.典型電壓調(diào)節(jié)器的阻抗與頻率的關(guān)系模塊（VRM）

圖5顯示了典型PDS的阻抗與頻率的關(guān)系，所有元素的組合。藍(lán)色曲線是平面電容器，黑色曲線是調(diào)節(jié)器停止調(diào)節(jié)后的調(diào)節(jié)器。還示出了每個(gè)在其窄頻率范圍內(nèi)操作的電容器的不同值。紅色曲線是所有元素一起工作的。 PDS工程師的工作是選擇正確的組合，以便達(dá)到阻抗目標(biāo)。

圖5.典型PDS的阻抗與頻率

電源完整性作為設(shè)計(jì)過程的一部分

設(shè)計(jì)功能性PDS的步驟包括確定負(fù)載是什么，紋波目標(biāo)是什么，然后設(shè)計(jì)上述元件。但是，直到你證明自己已經(jīng)做對(duì)了，你才能完成。通過參考參考文獻(xiàn)2的附錄2中所述的測(cè)量來完成該證明。如上所述，人們做出失誤的關(guān)鍵區(qū)域是不將平面電容結(jié)合到電路板中。

如上所述，由于各種因素，PDS設(shè)計(jì)通常是PCB設(shè)計(jì)過程中解決的最后一個(gè)方面。很多時(shí)候，工程師在設(shè)計(jì)PDS時(shí)不知道要問的正確問題和/或他們依賴于不包含PDS設(shè)計(jì)元素的組件應(yīng)用筆記。除了使用仿真工具之外，還有另一種資源可以滿足大多數(shù)工程師在設(shè)計(jì)PDS時(shí)所需的工作：Altera的工具名為ALTERA_PDN_Tool v.10，可以在公司網(wǎng)站上免費(fèi)獲得。

使用Altera PDN工具，您可以從電容器庫(kù)中選擇電容器;你定義了如何安裝這些電容器;你定義了平面電容;你定義了如何連接BGA;并定義電壓，容差和Delta I的含義。然后該工具為您進(jìn)行數(shù)學(xué)計(jì)算，并告訴您平面下有多少電感。這使您能夠以最有效和最有效的方式完成PDS設(shè)計(jì)過程。

摘要

PDS設(shè)計(jì)已成為當(dāng)今PCB設(shè)計(jì)過程中最關(guān)鍵和最困難的因素。了解構(gòu)成全功能PDS的元件，同時(shí)在PCB的所有頻率范圍內(nèi)保持低阻抗是該過程的關(guān)鍵部分。有一些方法和工具可以幫助確保在任何給定的PCB設(shè)計(jì)中成功實(shí)現(xiàn)電源完整性。今天與Altium專家交談以了解更多信息。

參考文獻(xiàn)：

Ritchey，Lee W.和Zasio，John J. ，“第一次正確，高速PCB和系統(tǒng)設(shè)計(jì)實(shí)用手冊(cè)，2003年第1卷。

Ritchey，Lee W.和Zasio，John J.，”第一次，關(guān)于高速PCB和系統(tǒng)設(shè)計(jì)的實(shí)用手冊(cè)，2006年第2卷。

Hubing，Todd H.等人，“多層印刷電路板上的電源總線去耦“關(guān)于電磁兼容性的IEEETTraactions，Vol。 37，NO 2，1995年5月。

Smith，Larry＆amp; Bogatin，Eric：“簡(jiǎn)化電源完整性和PDB設(shè)計(jì)的原則”，PrenticeHall，2017