高速PCB的誕生與發(fā)展

如前幾篇博客中所述，“高速PCB”在我們的行業(yè)中幾乎無處不在。而且，正如所引用的，我們總是說，無論最終產(chǎn)品或?qū)嵤┓桨溉绾?，憑借其中的IC技術(shù)，每個PCB都是高速的。幾年前，我們開始說重要的是元件的邊緣速率，或者更具體地說，元件邊緣和電路板之間的互連。這實際上就是我們?nèi)绾握业轿覀兊臉I(yè)務(wù)名稱Speeding Edge。它是PCB上元件互連所表現(xiàn)出的“前沿”和“高速邊緣速率”這兩個術(shù)語的融合。

值得重新審視“高速”一詞的演變意味著什么。多年來它是如何變化的。本文將討論高速PCB的歷史，當(dāng)我們說PCB器件是高速時我們的真正含義以及一些不適當(dāng)?shù)貞?yīng)用于高速PCB設(shè)計過程的經(jīng)驗法則。還將討論有關(guān)高速設(shè)計原理信息的寶貴資源。

高速PCB的誕生與發(fā)展

高速PCB實際上已存在很長時間時間可以追溯到由IBM和Cray等公司設(shè)計和制造的大型計算機(jī)。但相對于PCB行業(yè)的其他部分而言，這是一個相當(dāng)孤立的利基市場。對于世界其他地區(qū)而言，高速成為80年代早期關(guān)注的問題，當(dāng)時TTL足夠快，路徑變長。這就是我們?nèi)绾卧?a target="_blank">信號完整性方面定義高速度;當(dāng)信號路徑相對于上升時間較長時，PCB是高速的，當(dāng)信號從開放端反射并導(dǎo)致問題時，路徑變長。

在精確數(shù)學(xué)方面，如果上升時間是一個納秒，每個3“或更長的路徑都會因為反射而失敗。注意：3“= 7.5厘米，6”= 15厘米。通過找出路徑的速度，將上升時間轉(zhuǎn)換為長度。在PCB中，這相當(dāng)于每納秒6“。這是起點。并且，發(fā)生的頻率或時鐘頻率對決定沒有影響。

正如Speeding Edge總裁兼創(chuàng)始人Lee Ritchey所說：“我看到設(shè)計失敗了在“上電”復(fù)位線上。打開電源時會發(fā)生這種情況。人們會認(rèn)為這是非關(guān)鍵性的，因為它并不經(jīng)常發(fā)生。世界有這種基于時鐘頻率快速判斷的習(xí)慣，這就是他們遇到麻煩的地方。 “

作為一個例子，幾年前我們麻煩了一個失敗的脈搏血氧儀。設(shè)計該產(chǎn)品的公司確定該產(chǎn)品“慢”，因為它具有1MHz的時鐘。但它不起作用，因為設(shè)計的內(nèi)存部分上升時間為350皮秒。

那么我們現(xiàn)在在哪里？我們從美光科技公司看到的最后一個存儲器組件數(shù)據(jù)表明，慢速邊緣為100皮秒，標(biāo)稱邊緣為50皮秒。沒有指定快速邊緣。如果我們以納秒開始，則慢邊緣是1/10，這意味著對于慢邊緣，長度為3/10英寸的路徑可能會出現(xiàn)反射失敗。在這種情況下，沒有產(chǎn)品在時鐘頻率下也不會很快。

當(dāng)他們認(rèn)為產(chǎn)品設(shè)計師因為他們的最終產(chǎn)品實現(xiàn)不是“快”時，他們?nèi)匀挥龅铰闊@意味著產(chǎn)品速度不高。而且，人們往往會犯錯誤的地方有五個。其中包括：

不遵循信號完整性規(guī)則。這包括不控制阻抗，不使用適當(dāng)?shù)慕K端并使用應(yīng)用筆記作為設(shè)計指南。失敗設(shè)計的許多借口都以“我遵循應(yīng)用說明，產(chǎn)品不起作用”開頭。（許多應(yīng)用筆記不包含有效的信號完整性建議。）

有很多技術(shù)產(chǎn)品創(chuàng)意來自那些不了解技術(shù)

規(guī)則的人。在過去的30年里，有許多產(chǎn)品創(chuàng)意源于計算機(jī)科學(xué)工程師，他們沒有接受任何信號完整性培訓(xùn)。

抓住一堆規(guī)則 - 但是，如前幾篇文章中所述，在高速設(shè)計中，最大和最大的一部分，并將它們應(yīng)用于設(shè)計過程而不了解事情是如何運作的。

今天的關(guān)鍵挑戰(zhàn)是設(shè)計一個功能正常的PDS。

糟糕的規(guī)則

當(dāng)涉及到高速設(shè)計考慮時，一些最大的問題源于使用沒有良好工程實踐基礎(chǔ)的經(jīng)驗法則。與高速PCB設(shè)計相關(guān)的三個最常見的是：

20H規(guī)則

3W規(guī)則

拼接過孔規(guī)則

20H規(guī)則

20H規(guī)則是一個一組起源于90年代初期的十幾條規(guī)則。該規(guī)則聲稱，如果您將Vdd從地平面凹陷的距離為分離的20倍或“H”（代表兩個平面之間的高度），則會降低EMI。這個規(guī)則在兩個不同的大學(xué)由構(gòu)建測試板的學(xué)生進(jìn)行測試，以辨別規(guī)則的驗證。一個測試板使用Vdd構(gòu)建，地平面是齊平的，而另一個是使用20H規(guī)則構(gòu)建的。用RF發(fā)生器激勵平面對，并用近場探頭檢查以確定是否有任何EMI從邊緣逸出。所學(xué)到的第一件事是，逃逸的輻射量非常小，不會引起EMI問題。此外，當(dāng)施加20H規(guī)則而Vdd和地平面是齊平時，確實逃逸的小輻射更糟。有關(guān)這些測試的論文是本文末尾的參考文獻(xiàn)2和3。

3W規(guī)則

此規(guī)則基于另一個任意決定，指出為了控制在同一層上路由的并行跟蹤之間的串?dāng)_，跟蹤之間的最小間距應(yīng)保留3W的中心。要記住的是串?dāng)_不是跡線寬度的函數(shù)。相反，它是信號線或平行移動的軌跡之間不需要的相互作用（也稱為耦合），它是兩件事的函數(shù)：

這兩者之間有多遠(yuǎn)邊緣？

最近平面上方的跡線有多高？

確定這兩個因素的唯一方法是通過使用模擬器。這是一個非常直接的分析，需要大約兩分鐘才能完成。但是，重要的是要注意，除非您知道受害線在耦合噪聲方面能夠承受多少，否則您無法開始分析過程。

拼接過孔

正如我在關(guān)于保護(hù)痕跡（Guard Traces：Hit或Myth？）的博客中所指出的，據(jù)稱縫合過孔控制串?dāng)_并且是電磁場的屏障。通過在兩條其他跡線之間放置一條保護(hù)線，然后定期將一條通孔從跡線放到下面的地平面來實現(xiàn)拼接過孔。事實是，如果為了產(chǎn)品的運行需要使用拼接過孔，那么今天的互聯(lián)網(wǎng)產(chǎn)品 - 服務(wù)器，橋接器和路由器都不能制造出來。在機(jī)械方面，根本沒有足夠的空間來分隔這些產(chǎn)品中的數(shù)千條痕跡。

正如Lee Ritchey所說，“我發(fā)現(xiàn)每一條有效的規(guī)則都有一個直截了當(dāng)?shù)淖C據(jù)。如果引用該規(guī)則的人不能提供證據(jù)，你就不應(yīng)該使用它。“

那種正確的信息

其中一個挑戰(zhàn)我們在行業(yè)中面臨的是各種公共領(lǐng)域（貿(mào)易出版物，互聯(lián)網(wǎng)，“所謂的”專家的書籍）中流傳的大量不良信息。真正的挑戰(zhàn)是，在這些信息資源中，有時最終會有大量信息是正確的，但卻與非信息資源配對。困難在于辨別您可以信任的信息和您不能信任的信息。

有兩個非常好的信息論壇可用，其中包含有效的設(shè)計規(guī)則：IEEE論壇數(shù)據(jù)庫和SI-LIST反射器。 SI-List于1994年啟動，其中30名成員包括章程電子郵件列表。通過它，工程師可以發(fā)布問題，回答問題，參與辯論或聽取“喋喋不休”。

IEEE提供對出版物，會議，技術(shù)標(biāo)準(zhǔn)以及專業(yè)和教育活動的訪問，以促進(jìn)工程學(xué)科的進(jìn)步?？梢宰鳛楣こ虒I(yè)人員或?qū)W生加入IEEE。

憑借其中的技術(shù)，今天設(shè)計的每一塊PCB都是高速的。了解高速是什么以及哪些信息構(gòu)成有效的高速設(shè)計方法將確保您創(chuàng)建的產(chǎn)品能夠在第一時間正常工作。

參考文獻(xiàn)

Ritchey，Lee W.和Zasio，John J.，“正確的第一次，關(guān)于高速PCB和系統(tǒng)設(shè)計的實用手冊，第1卷和第2卷?！?/p>

“20-H規(guī)則和屏蔽過孔對印刷電路板電磁輻射的影響”，IEEE學(xué)生會員Huabo Chen和IEEE部門高級會員Jiayuan Fang