0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

助您優(yōu)化設計,以最大限度地減少PCB組裝缺陷

PCB線路板打樣 ? 來源:LONG ? 2019-07-28 10:53 ? 次閱讀

盡管我喜歡為我的客戶設計電子產品,但當我自己的筆記本電腦發(fā)生故障時,我會立即轉向維修中心,相信有專業(yè)技術人員處理了各種問題。但是當我的筆記本電腦返回時蓋子被撕破并且螺絲丟失,這只能證明人為錯誤是不可避免的。不幸的是,機器也不是絕對正確的。

當您選擇通過機器而不是手工操作來組裝PCB時,您希望您的組裝PCB沒有缺陷。但實際上,在PCB組裝方面,完美無法實現(xiàn)。即使使用頂級設備,一小部分電路板也可能偶爾會遇到質量問題。但是,了解問題可以幫助您優(yōu)化設計,以最大限度地減少甚至防止PCB組裝缺陷:

PCB組裝缺陷

有很多可以在PCB進入裝配和生產階段之前檢查制造商,例如安排現(xiàn)場審查或審計。但有時候,無論您的檢查過程多么徹底,機器都會出現(xiàn)故障或遇到意外錯誤,這可能會使您的設計處于危險之中。以下是您可能遇到的一些問題:

1。焊橋

在上電時可能造成嚴重損壞的PCB組裝缺陷之一是焊球橋或細間距元件引線之間的短路。短褲通常很小,很容易逃脫目視檢查。 PCB組裝期間的短路可能由各種因素引起。例如,太寬且在它們之間具有很小間隙的元件焊盤會導致焊橋。由于模板規(guī)格不正確,焊盤上涂有過量焊料也會導致短路。

BGA缺陷不可能通過人眼檢測

2。打開接頭

除非您使用放大鏡,否則幾乎無法檢測PCB焊盤上的開口接頭。目視檢查將指示是否所有表面安裝的組件都已正確焊接。但是,即使元件引線和焊盤之間的微小間隙足以防止電子元件正常工作。此外,太薄的模板也會導致較少的焊膏沉積,從而導致開放的接頭。

3。元件移位

雖然PCB組件中元件移位的可能性很低,但它們確實發(fā)生并且通常對于仔細觀察是顯而易見的,除了像球柵陣列(BGA)這樣的封裝,其中引線位于底部組件。重新對齊組件需要重新焊接組件并再次手動焊接。這可能會導致進一步的質量問題,因為這些任務的成功取決于技術人員的技能。元件移位通常是由物理因素引起的,例如彎曲的引線或傳送帶中的高振動。

如何減少甚至防止PCB組裝缺陷

在紙面上,您的設計看起來很棒。您將跟進一個可以展示出優(yōu)質產品前景的工作原型。但是,如果您沒有采取正確的預防措施來最大限度地減少PCB組裝缺陷,那么您的努力可能會被浪費掉。您可以采取以下措施來減少或防止PCB裝配缺陷:

1、詢問視覺檢測能力

不要認為您的PCB組裝供應商配備了目視檢測技術或根本不進行任何質量檢查。了解他們的質量檢查流程,并詢問他們的視覺檢測系統(tǒng)是否足以滿足您的PCB要求。例如,具有BGA組件的PCB將需要X射線示波器來掃描位于組件下方的焊料球。

良好的視覺檢測系統(tǒng)將識別裝配后的缺陷。

2、制作正確的模板

當您沒有大批量生產時,PCB模板的成本會大幅降低您的利潤率。制作更小更薄的模板很有吸引力但是這可能會因元件引線和焊盤之間的開放接頭而適得其反。相反,請確保根據焊盤尺寸正確制造PCB模板,以確保沉積適量的焊膏。

3、確保元件尺寸正確

為細間距SMD元件獲得合適的焊盤尺寸可能會非常棘手。使焊盤太薄,您將沒有足夠的表面積來保持焊料。增加寬度太大并有可能導致焊橋。大多數(shù)SMD元件在數(shù)據表中提供建議的占位面積。相應地創(chuàng)建足跡非常重要。

準備潛在的PCB裝配缺陷

在整個PCB設計過程中,牢記PCB裝配缺陷可以幫助防止或至少減少潛在問題。正確的PCB設計軟件可以幫助您遵守復雜的設計規(guī)則,同時最大限度地縮短整體周轉時間。通過設計歷史兼容性和可自定義組件創(chuàng)建等功能,CircuitStudio?可以幫助您開發(fā)可組裝的設計。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
收藏 人收藏

    評論

    相關推薦

    TAS5630如何才能最大限度減少電壓失調,或者調節(jié)為0?

    在交流耦合輸入的情況下,將 BTL 模式下的輸出失調電壓指定為高達 150mV。這對PBTL 模式是否同樣適用?如何才能最大限度減少電壓失調,或者調節(jié)為 0?
    發(fā)表于 11-08 08:02

    最大限度減少TRF7964A和TRF7970A省電模式下的電流消耗

    電子發(fā)燒友網站提供《最大限度減少TRF7964A和TRF7970A省電模式下的電流消耗.pdf》資料免費下載
    發(fā)表于 10-26 10:57 ?0次下載
    <b class='flag-5'>最大限度</b>地<b class='flag-5'>減少</b>TRF7964A和TRF7970A省電模式下的電流消耗

    最大限度地提高MSP430? FRAM的寫入速度

    電子發(fā)燒友網站提供《最大限度地提高MSP430? FRAM的寫入速度.pdf》資料免費下載
    發(fā)表于 10-18 10:09 ?0次下載
    <b class='flag-5'>最大限度</b>地提高MSP430? FRAM的寫入速度

    最大限度減少TPS53355和TPS53353系列器件的開關振鈴

    電子發(fā)燒友網站提供《最大限度減少TPS53355和TPS53353系列器件的開關振鈴.pdf》資料免費下載
    發(fā)表于 10-15 11:17 ?0次下載
    <b class='flag-5'>最大限度</b>地<b class='flag-5'>減少</b>TPS53355和TPS53353系列器件的開關振鈴

    最大限度地提高GSPS ADC中的SFDR性能:雜散源和Mitigat方法

    電子發(fā)燒友網站提供《最大限度地提高GSPS ADC中的SFDR性能:雜散源和Mitigat方法.pdf》資料免費下載
    發(fā)表于 10-10 09:16 ?0次下載
    <b class='flag-5'>最大限度</b>地提高GSPS ADC中的SFDR性能:雜散源和Mitigat方法

    最大限度減少UCC287XX系列的待機消耗

    電子發(fā)燒友網站提供《最大限度減少UCC287XX系列的待機消耗.pdf》資料免費下載
    發(fā)表于 09-25 09:35 ?0次下載
    <b class='flag-5'>最大限度</b>地<b class='flag-5'>減少</b>UCC287XX系列的待機消耗

    如何在C2000設備中最大限度地利用GPIO

    電子發(fā)燒友網站提供《如何在C2000設備中最大限度地利用GPIO.pdf》資料免費下載
    發(fā)表于 09-19 13:40 ?0次下載
    如何在C2000設備中<b class='flag-5'>最大限度</b>地利用GPIO

    通過優(yōu)化補償最大限度減少導通時間抖動和紋波

    電子發(fā)燒友網站提供《通過優(yōu)化補償最大限度減少導通時間抖動和紋波.pdf》資料免費下載
    發(fā)表于 08-26 11:34 ?0次下載
    通過<b class='flag-5'>優(yōu)化</b>補償<b class='flag-5'>最大限度</b>地<b class='flag-5'>減少</b>導通時間抖動和紋波

    TIDA-050027.4-具有靈活分區(qū)最大限度實現(xiàn)節(jié)能的多軌電視電源 PCB layout 設計

    電子發(fā)燒友網站提供《TIDA-050027.4-具有靈活分區(qū)最大限度實現(xiàn)節(jié)能的多軌電視電源 PCB layout 設計.pdf》資料免費下載
    發(fā)表于 05-10 09:41 ?0次下載
    TIDA-050027.4-具有靈活分區(qū)<b class='flag-5'>以</b><b class='flag-5'>最大限度</b>實現(xiàn)節(jié)能的多軌電視電源 <b class='flag-5'>PCB</b> layout 設計

    如何使用低電容探頭最大限度減少探頭負載

    探測電路總是會對信號產生一定的影響。探頭負載會改變被探測的信號,可能導致測量問題,甚至可能導致電路執(zhí)行不同的操作。減少電容負載可以幫助最大限度減少這些影響。在本應用中,您將了解低電容探頭如何改進
    的頭像 發(fā)表于 03-25 10:51 ?445次閱讀
    如何使用低電容探頭<b class='flag-5'>最大限度</b>地<b class='flag-5'>減少</b>探頭負載

    用于并行采樣的EVADC同步轉換,如何在最大化采樣率的同時最大限度減少抖動?

    在我的應用程序中,HSPDM 觸發(fā) EVADC 同時對兩個通道進行采樣。 我應該如何配置 EVADC 最大限度減少采樣抖動并最大限度地提高采樣率? 在用戶手冊中,它提到 SSE=
    發(fā)表于 01-18 07:59

    如何最大限度減小電源設計中輸出電容的數(shù)量和尺寸?

    如何最大限度減小電源設計中輸出電容的數(shù)量和尺寸?
    的頭像 發(fā)表于 12-15 09:47 ?431次閱讀
    如何<b class='flag-5'>最大限度</b>減小電源設計中輸出電容的數(shù)量和尺寸?

    最大限度地提高高壓轉換器的功率密度

    電子發(fā)燒友網站提供《最大限度地提高高壓轉換器的功率密度.doc》資料免費下載
    發(fā)表于 12-06 14:39 ?308次下載

    最大限度保持系統(tǒng)低噪聲

    最大限度保持系統(tǒng)低噪聲
    的頭像 發(fā)表于 11-27 16:58 ?394次閱讀
    <b class='flag-5'>最大限度</b>保持系統(tǒng)低噪聲

    最大限度提高∑-? ADC驅動器的性能

    電子發(fā)燒友網站提供《最大限度提高∑-? ADC驅動器的性能.pdf》資料免費下載
    發(fā)表于 11-22 09:19 ?0次下載
    <b class='flag-5'>最大限度</b>提高∑-? ADC驅動器的性能