FPGA開發(fā)之路

首先需要指出本文題目所指的仿真指的是 功能仿真，即不帶時序信息的仿真。

X為一個32-bit的數(shù)，那么 X+32 和 X+1，哪個消耗的資源更多？還是一樣多？

假如我們不明確這一點，當改好代碼，增加完的新的feature，跑 testbench 發(fā)現(xiàn)仿真失敗了....

以 Leading Zero Count 為例解釋了分治法帶來的好處，本篇文章再舉一個類似的例子。

分治法是經(jīng)典優(yōu)化算法之一。分治分治，即分而治之。分治，就是把一個復(fù)雜的問題分成兩個或更多的相同或相似....

對于DRAM，寫數(shù)據(jù)是 synchronous write，需要一個時鐘周期， 讀數(shù)據(jù)是 async....

LOCK_PINS 是 Xilinx Vivado 做物理約束的屬性之一。用來將LUT的邏輯輸入（I....

這個命令指定clock之間是異步關(guān)系，時序分析時會完全ignore這些clock之間的path。

做數(shù)字電路設(shè)計的可能都見過圖一所示的setup和hold時間檢查，從圖中可以明顯看出，setup t....

當 LUTRAM 讀寫使用不同的時鐘，寫時鐘 wclk_a，讀時鐘 rclk_b。