搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA開發(fā)

      文章：1 被閱讀：603 粉絲數(shù)：2 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：0

      通用FPGA開發(fā)

      廣告

      定點(diǎn)乘法器設(shè)計(jì)優(yōu)化V1

      因?yàn)榉抡娴腁比較小，15位的值和符號(hào)位是一樣的，沒有影響，所以當(dāng)時(shí)沒有發(fā)現(xiàn)。需要對(duì)符號(hào)位擴(kuò)展一位，變....
      的頭像 FPGA開發(fā) 發(fā)表于 04-14 09:34 ?603次閱讀
      定點(diǎn)乘法器設(shè)計(jì)優(yōu)化V1