jk觸發(fā)器實(shí)現(xiàn)74ls194功能

　　JK觸發(fā)器介紹

　　JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實(shí)際應(yīng)用中，它不僅有很強(qiáng)的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。

　　JK觸發(fā)器工作特性

　　建立時(shí)間：是指輸入信號應(yīng)先于CP信號到達(dá)的時(shí)間，用tset表示。由圖7.5.5可知，J、K信號只要不遲于CP信號到達(dá)即可，因此有tset=0。保持時(shí)間：為保證觸發(fā)器可靠翻轉(zhuǎn)，輸入信號需要保持一定的時(shí)間。保持時(shí)間用tH表示。如果要求 CP=1期間J、K的狀態(tài)保持不變，而CP=1的時(shí)間為tWH，則應(yīng)滿足：tH≥tWH。

　　傳輸延遲時(shí)間：若將從CP下降沿開始到輸出端新狀態(tài)穩(wěn)定地建立起來的這段時(shí)間定義為傳輸時(shí)間，則有：tPLH=3tpd tPHL=4tpd 最高時(shí)鐘頻率：因?yàn)橹鲝挠|發(fā)器都是由兩個(gè)同步RS 觸發(fā)器組成的，所以由同步RS觸發(fā)器的動(dòng)態(tài)特性可知 ，為保證主觸發(fā)器的可靠翻轉(zhuǎn)，CP高電平的持續(xù)時(shí)間tWH應(yīng)大于3tpd。同理，為保證從觸發(fā)器能可靠地翻轉(zhuǎn)， CP低電平的持續(xù)時(shí)間tWL也應(yīng)大于3tpd。因此，時(shí)鐘信號的最小周期為：Tc（min）≥6tpd 最高時(shí)鐘頻率fc（max）≤1/6tpd。

　　如果把圖7.5.5的J、K觸發(fā)器接成T觸發(fā)器使用（即將J和K相連后接至高電平），則最高時(shí)鐘頻率還要低一些。因?yàn)閺腃P的下降沿開始到輸出端的新狀態(tài)穩(wěn)定建立所需要的時(shí)間為tPHL≥4tpd，如果CP信號的占空比為50%，那么CP信號的最高頻率只能達(dá)到fc（max）=1/2tPHL=1/8tpd?！　?/p>

　　jk觸發(fā)器實(shí)現(xiàn)74ls194功能

　　實(shí)驗(yàn)原理：

　　1）對于其中的重置清零等功能，我們可以采用74LS153（四選一數(shù)據(jù)選擇器）進(jìn)行各種功能的實(shí)現(xiàn)

　　2）對于有限狀態(tài)的轉(zhuǎn)換，首先，要先確定好兩種狀態(tài)的控制條件，其次，

　　要根據(jù)外加信號來確定當(dāng)前狀態(tài)的下一狀態(tài)是什么，并由此列好狀態(tài)轉(zhuǎn)移表，根據(jù)表中的數(shù)據(jù)確定好相應(yīng)的真值表達(dá)式，根據(jù)狀態(tài)表達(dá)式，在結(jié)合JK觸發(fā)器的相關(guān)狀態(tài)轉(zhuǎn)移公式來確定電路的連接。

　　3）要通過一位數(shù)碼管來顯示相應(yīng)的內(nèi)容，則需要借助我們前面學(xué)過的74LS48來產(chǎn)生BCD碼，以方便數(shù)碼管的顯示。

　　4）通過對比原元器件和自己設(shè)計(jì)的元器件，得到相應(yīng)的結(jié)論。

　　實(shí)驗(yàn)內(nèi)容：

　　1．利用JK觸發(fā)器，設(shè)計(jì)具備完整功能74LS197的模塊電路

　　實(shí)驗(yàn)思路：

　　當(dāng)脈沖波形加在一個(gè)JK觸發(fā)器的時(shí)鐘輸入時(shí)，JK觸發(fā)器鏈接成切換狀態(tài)（J=K=1），這是Q輸出就是一個(gè)頻率為時(shí)鐘輸入頻率一般的方波。因此，單個(gè)觸發(fā)器可以用做除2芯片。觸發(fā)器在每一個(gè)觸發(fā)時(shí)鐘邊沿改變狀態(tài)，這就產(chǎn)生了一個(gè)輸出，它的頻率變?yōu)闀r(shí)鐘波形頻率的一半。時(shí)鐘頻率的進(jìn)一步分頻可以通過將觸發(fā)器的輸出用做第二個(gè)觸發(fā)器的時(shí)鐘輸入來實(shí)現(xiàn)。以此類推，用這種方式連接觸發(fā)器，就可以實(shí)現(xiàn)2^n分頻，其中n是觸發(fā)器的個(gè)數(shù)。因此，要實(shí)現(xiàn)74LS197的十六進(jìn)制計(jì)數(shù)功能，就可以通過依次連接4個(gè)JK觸發(fā)器（其中每個(gè)觸發(fā)器的Q輸出作為下一級的時(shí)鐘輸入），且4個(gè)觸發(fā)器共用一個(gè)清零端。

　　實(shí)驗(yàn)電路如下：

　　其中，各個(gè)輸入輸出的接口已經(jīng)用文字標(biāo)注好，其中，測試電路如下：

　　利用邏輯分析儀同時(shí)對原元器件和設(shè)計(jì)出來的元器件進(jìn)行波形分析，分析波形如下：

　　1）計(jì)數(shù)功能

　　當(dāng)將CLK1與時(shí)鐘相連，Q0與CLK2相連，開關(guān)PL，MR置于開路，可得的波形圖如下：

　　由波形可知，兩者之間相對應(yīng)的輸出點(diǎn)的波形一樣，可知，計(jì)數(shù)功能已經(jīng)實(shí)現(xiàn)。