電子發(fā)燒友App
該電路如圖所示，它由雙相高頻時(shí)鐘源、過(guò)零檢測(cè)電路、鑒相器、控制器和分頻器組成。
歡迎轉(zhuǎn)載，本文來(lái)自電子發(fā)燒友網(wǎng)(http://www.ttokpm.com/)
基于FPGA的鎖相環(huán)位同步提取電路
- fpga(588988)
- 鎖相環(huán)(86948)
相關(guān)推薦
鎖相環(huán)(PLL)基本原理 當(dāng)鎖相環(huán)無(wú)法鎖定時(shí)該怎么處理的呢？
鎖相環(huán)(PLL)基本原理 當(dāng)鎖相環(huán)無(wú)法鎖定時(shí)該怎么處理的呢？ 鎖相環(huán)(Phase Locked Loop, PLL)是一種電路系統(tǒng)，它可以將輸入信號(hào)的相位鎖定到參考信號(hào)的相位。在鎖相環(huán)中，反饋回路
2023-10-23 10:10:15
47
47軟件鎖相環(huán)在頻率突變時(shí)鎖不住 鎖相環(huán)無(wú)法鎖定怎么辦？
軟件鎖相環(huán)在頻率突變時(shí)鎖不住 鎖相環(huán)無(wú)法鎖定怎么辦？? 鎖相環(huán)（PLL）是一種用于在電路中生成穩(wěn)定頻率的技術(shù)。它是在1960年代開(kāi)發(fā)的，并被廣泛應(yīng)用于通信、雷達(dá)、衛(wèi)星技術(shù)等領(lǐng)域中。鎖相環(huán)的主要作用
2023-10-13 17:39:5897
97什么是鎖相環(huán)？PLL和DLL都是鎖相環(huán)區(qū)別在哪里？
比較，通過(guò)不斷調(diào)整內(nèi)部振蕩器的頻率，使得輸出信號(hào)的相位與參考信號(hào)的相位保持一致，從而實(shí)現(xiàn)同步。鎖相環(huán)廣泛應(yīng)用于數(shù)字通信、音頻解碼、數(shù)字信號(hào)處理等領(lǐng)域。 在鎖相環(huán)的基本結(jié)構(gòu)中，包含一個(gè)相位檢測(cè)器、一個(gè)積分環(huán)節(jié)、一個(gè)低通濾波器和一個(gè)控制振蕩器。參考
2023-10-13 17:39:53106
106pll鎖相環(huán)的作用 pll鎖相環(huán)的三種配置模式
pll鎖相環(huán)的作用 pll鎖相環(huán)的三種配置模式? PLL鎖相環(huán)是現(xiàn)代電子技術(shù)中廣泛應(yīng)用的一種電路，它的作用是將一個(gè)特定頻率的輸入信號(hào)轉(zhuǎn)換為固定頻率的輸出信號(hào)。PLL鎖相環(huán)的三種配置模式分別為
2023-10-13 17:39:48167
167數(shù)字鎖相環(huán)設(shè)計(jì)源程序
數(shù)字鎖相環(huán)設(shè)計(jì)源程序PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率.目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
2009-12-18 10:37:37
鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？
鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？? 鎖相環(huán)（Phase Locked Loop, PLL）是一種電路，用于穩(wěn)定和恢復(fù)輸入信號(hào)的相位和頻率。它可以廣泛應(yīng)用于通信、計(jì)算機(jī)、音頻等領(lǐng)域中。其中一個(gè)重要的應(yīng)用就是
2023-09-02 14:59:37386
386pll鎖相環(huán)倍頻的原理
以及各種時(shí)鐘信號(hào)，下面將從這些方面逐一介紹。 一、鎖相環(huán) 鎖相環(huán)(Phase-Locked Loop, PLL)是一種基于反饋控制的電路，由比較器、低通濾波器、振蕩器和除法器等組成。輸入信號(hào)和振蕩器產(chǎn)生的參考信號(hào)經(jīng)過(guò)比較器比較，將誤差信號(hào)通過(guò)低通濾波器進(jìn)
2023-09-02 14:59:24444
444硬件鎖相環(huán)電路設(shè)計(jì)步驟簡(jiǎn)介
硬件鎖相環(huán)電路怎么設(shè)計(jì)?硬件鎖相環(huán)電路的設(shè)計(jì)通常包括以下步驟。
2023-08-08 11:16:46223
223什么是鎖相環(huán) 鎖相環(huán)的組成 鎖相環(huán)選型原則有哪些呢？
大家都知道鎖相環(huán)很重要，它是基石，鎖相環(huán)決定了收發(fā)系統(tǒng)的基礎(chǔ)指標(biāo)，那么如此重要的鎖相環(huán)選型原則有哪些呢？
2023-08-01 09:37:05672
672
鎖相環(huán)的構(gòu)成和工作原理講解
鎖相環(huán)電路，是調(diào)頻電路的重要組成之一，鎖相環(huán)電路的原理的認(rèn)識(shí)是DDS學(xué)習(xí)的一個(gè)重點(diǎn)之一。
2023-07-24 15:37:05791
791
鎖相環(huán)設(shè)計(jì)與仿真的基本知識(shí)
鎖相環(huán)：在通信領(lǐng)域中，鎖相環(huán)是一種利用反饋控制原理實(shí)現(xiàn)的頻率及相位同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。
2023-06-30 15:53:391199
1199
鎖相環(huán)原理與公式講解
鎖相環(huán)是一種利用相位同步產(chǎn)生電壓，去調(diào)諧壓控振蕩器以產(chǎn)生目標(biāo)頻率的負(fù)反饋控制系統(tǒng)。
2023-06-25 09:22:03933
933
模擬鎖相環(huán)和數(shù)字鎖相環(huán)區(qū)別
模擬鎖相環(huán)和數(shù)字鎖相環(huán)的主要區(qū)別在于它們的控制方式不同。模擬鎖相環(huán)是通過(guò)模擬電路來(lái)控制頻率和相位，而數(shù)字鎖相環(huán)是通過(guò)數(shù)字信號(hào)處理技術(shù)來(lái)控制頻率和相位。此外，模擬鎖相環(huán)的精度較低，而數(shù)字鎖相環(huán)的精度較高。
2023-02-15 13:47:532765
2765數(shù)字鎖相環(huán)基礎(chǔ)知識(shí)
鎖相環(huán)的鎖定是指鎖相環(huán)的輸出頻率等于輸入頻率，而輸出信號(hào)的相位跟隨輸入信號(hào)的變化而變化。
2023-01-31 16:31:121439
1439鎖相環(huán)PLL的基礎(chǔ)知識(shí)
鎖相環(huán) （PLL） 電路存在于各種高頻應(yīng)用中，從簡(jiǎn)單的時(shí)鐘清理電路到用于高性能無(wú)線電通信鏈路的本振 （LO），再到矢量網(wǎng)絡(luò)分析儀 （VNA） 中的超快速開(kāi)關(guān)頻率合成器。本文解釋了鎖相環(huán)電路的一些構(gòu)建模塊，并參考了每種應(yīng)用，以幫助指導(dǎo)新手和鎖相環(huán)專家導(dǎo)航器件選擇以及每種不同應(yīng)用固有的權(quán)衡取舍。
2022-12-23 14:03:542293
2293
鎖相環(huán)設(shè)計(jì)簡(jiǎn)介
鎖相環(huán) (phase locked loop)是一種利用相位同步產(chǎn)生的電壓，去調(diào)諧壓控振蕩器以產(chǎn)生目標(biāo)頻率的負(fù)反饋控制系統(tǒng)。
2022-11-02 17:45:562154
2154
鎖相環(huán)的一些概念
鎖相環(huán)的鎖定是指鎖相環(huán)的輸出頻率等于輸入頻率，而輸出信號(hào)的相位跟隨輸入信號(hào)的變化而變化。
2022-07-03 15:23:571118
1118鎖相環(huán)的基本組成和工作原理
因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來(lái)。
2022-05-10 14:25:196544
6544鎖相環(huán)(PLL)的工作原理及應(yīng)用
鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL,Phase-Locked Loop）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。
2022-03-29 09:54:5510729
10729MCU鎖相環(huán)簡(jiǎn)述（一）
）控制原理實(shí)現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。當(dāng)參考時(shí)鐘的頻率或相位發(fā)生改變時(shí)，鎖相環(huán)會(huì)檢測(cè)到這種變化，并且通過(guò)其內(nèi)部的反饋系統(tǒng)來(lái)調(diào)節(jié)輸出頻率，直到兩者
2021-11-01 16:24:35
12
12鎖相環(huán)CD4046原理及應(yīng)用
鎖相的意義是相位同步的自動(dòng)控制，能夠完成兩個(gè)電信號(hào)相位同步的自動(dòng)控制閉環(huán)系統(tǒng)叫做鎖相環(huán)，簡(jiǎn)稱PLL。它廣泛應(yīng)用于廣播通信、頻率合成、自動(dòng)控制及時(shí)鐘同步等技術(shù)領(lǐng)域。鎖相環(huán)主要由相位比較器（PC）、壓控振蕩器（VCO）、低通濾波器三部分組成。
2021-06-21 15:13:5556
56基于FPGA的寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介
基于FPGA的寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介說(shuō)明。
2021-06-01 09:41:1419
19如何使用FPGA實(shí)現(xiàn)高性能全數(shù)字鎖相環(huán)的設(shè)計(jì)
本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)（ADPLL）實(shí)現(xiàn)方法．在鎖相環(huán)輸入頻率未知的情況下，實(shí)現(xiàn)鎖相鎖頻功能。本文從全數(shù)字鎖相環(huán)的基本實(shí)現(xiàn)方式入手．進(jìn)行改進(jìn)，并使用VH DL語(yǔ)言建模，使用FPGA進(jìn)行驗(yàn)證。
2021-01-26 15:03:0065
65如何使用FPGA實(shí)現(xiàn)高性能全數(shù)字鎖相環(huán)的設(shè)計(jì)
本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)（ADPLL）實(shí)現(xiàn)方法．在鎖相環(huán)輸入頻率未知的情況下，實(shí)現(xiàn)鎖相鎖頻功能。本文從全數(shù)字鎖相環(huán)的基本實(shí)現(xiàn)方式入手．進(jìn)行改進(jìn)，并使用VH DL語(yǔ)言建模，使用FPGA進(jìn)行驗(yàn)證。
2021-01-26 15:03:0018
18鎖相環(huán)的基本組成及工作原理
因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來(lái)。
2020-11-03 14:55:4914026
14026
使用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)的設(shè)計(jì)資料說(shuō)明
鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（ PLL）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤， 所以鎖相環(huán)通常
2020-08-06 17:58:2524
24正點(diǎn)原子開(kāi)拓者FPGA視頻：PLL鎖相環(huán)實(shí)驗(yàn)
鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL,Phase-Locked Loop）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。
2019-09-20 07:05:003335
3335
基于FPGA實(shí)現(xiàn)電路的同步提取性能設(shè)計(jì)
一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法構(gòu)成，具有功耗大，可靠性低的缺點(diǎn)。用FPGA設(shè)計(jì)電路具有很高的靈活性和可靠性，可以提高集成度和設(shè)計(jì)速度，增強(qiáng)系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。
2019-04-19 08:24:002893
2893
用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法
的問(wèn)題進(jìn)行了討論。 引言 鎖相環(huán)(PLL)技術(shù)在眾多領(lǐng)域得到了廣泛的應(yīng)用。如信號(hào)處理，調(diào)制解調(diào)，時(shí)鐘同步，倍頻，頻率綜合等都應(yīng)用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實(shí)現(xiàn)，而全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL相比，具有精度高
2018-10-25 09:17:137963
7963鎖相環(huán)在調(diào)制和解調(diào)中的應(yīng)用及概念解析
許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步，利用鎖相環(huán)路就可以實(shí)現(xiàn)這個(gè)目的。鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。
2018-01-22 11:18:4512994
12994
鎖相環(huán)CD4046的應(yīng)用設(shè)計(jì)分析
于各種各樣的反饋控制系統(tǒng)中，例如，鎖相頻率合成；利用它的調(diào)制跟蹤和載波跟蹤特性，可以把它用于調(diào)制、解調(diào)、鎖相接收、載波恢 復(fù)、位同步提取等［1- 3］；利用鎖相環(huán)的窄帶濾波特性，可以把淹沒(méi)在噪聲中的信號(hào)提取出來(lái)，所以可以把它用于
2017-10-27 17:09:2013
13詳解FPGA數(shù)字鎖相環(huán)平臺(tái)
一、設(shè)計(jì)目標(biāo) 基于鎖相環(huán)的理論，以載波恢復(fù)環(huán)為依托搭建數(shù)字鎖相環(huán)平臺(tái)，并在FPGA中實(shí)現(xiàn)鎖相環(huán)的基本功能。 在FPGA中實(shí)現(xiàn)鎖相環(huán)的自動(dòng)增益控制，鎖定檢測(cè)，鎖定時(shí)間、失鎖時(shí)間的統(tǒng)計(jì)計(jì)算，多普勒頻偏
2017-10-16 11:36:4518
18鎖相環(huán)的作用是什么_鎖相環(huán)的主要作用_什么是鎖相環(huán)
鎖相環(huán)是指一種電路或者模塊，它用于在通信的接收機(jī)中，其作用是對(duì)接收到的信號(hào)進(jìn)行處理，并從其中提取某個(gè)時(shí)鐘的相位信息。或者說(shuō)，對(duì)于接收到的信號(hào)，仿制一個(gè)時(shí)鐘信號(hào)，使得這兩個(gè)信號(hào)從某種角度來(lái)看是同步的（或者說(shuō)，相干的）。
2017-07-27 10:01:5131833
31833
用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)
Xilinx FPGA工程例子源碼：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)
2016-06-07 15:07:4536
36如何設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路
如何設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路 pdf
2016-01-07 16:20:0879
79基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)技術(shù)論文
2015-10-30 10:38:359
9多速率鎖相環(huán)相位同步方法的研究
用常規(guī)鎖相環(huán)技術(shù)可以很地的實(shí)現(xiàn)擾動(dòng)較小條件下的交流電網(wǎng)的實(shí)時(shí)相位同步。為了克服當(dāng)電網(wǎng)頻率出現(xiàn)較大的波動(dòng)而且具有凹陷型擾動(dòng)時(shí)常規(guī)鎖相環(huán)的相位同步誤差，本文提出了一種
2011-12-28 16:17:1427
27鎖相環(huán)
鎖相環(huán)英文為PLL，即PLL鎖相環(huán)?？梢苑譃槟M鎖相環(huán)和數(shù)字鎖相環(huán)。兩種分類的鎖相環(huán)原理有較大區(qū)別，通過(guò)不同的鎖相環(huán)電路實(shí)現(xiàn)不同的功能。
2011-10-26 12:40:28
擴(kuò)頻通信的數(shù)字鎖相環(huán)設(shè)計(jì)
針對(duì)擴(kuò)頻通信系統(tǒng)的載波同步,提出一套完善的數(shù)字鎖相環(huán)設(shè)計(jì)方案. 該方案利用新穎的可控根法完成1～3階模擬鎖相環(huán)(APLL)環(huán)路參數(shù)設(shè)計(jì),并實(shí)現(xiàn)從模擬域到數(shù)字域的轉(zhuǎn)換,得到的數(shù)字鎖相
2011-08-26 16:10:38122
122射頻鎖相環(huán)基礎(chǔ)
目錄： 基礎(chǔ)理論 環(huán)路的性能 電路實(shí)解 鎖相環(huán)在手機(jī)中的應(yīng)用
2011-05-02 11:05:01468
468基于CORDIC算法的載波同步鎖相環(huán)設(shè)計(jì)
研究了一種利用CORDIC算法的矢量及旋轉(zhuǎn)模式對(duì)載波同步中相位偏移進(jìn)行估計(jì)并校正的方法。設(shè)計(jì)并實(shí)現(xiàn)了基于CORDIC算法的數(shù)字鎖相環(huán)。通過(guò)仿真，驗(yàn)證了設(shè)計(jì)的有效性和高效性。
2010-12-15 14:49:4336
36基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計(jì)
利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對(duì)鎖相環(huán)的噪聲性能和跟蹤速度不能同時(shí)達(dá)到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處
2010-11-25 17:19:3329
29一種基于FPGA實(shí)現(xiàn)的全數(shù)字鎖相環(huán)
鎖相環(huán)被廣泛應(yīng)用于電力系統(tǒng)的測(cè)量和控制中。介紹了一種新型的基于比例積分控制邏輯的全數(shù)字鎖相環(huán)。通過(guò)對(duì)其數(shù)學(xué)模型的分析，闡述了該鎖相環(huán)的各項(xiàng)性能指標(biāo)與設(shè)計(jì)參數(shù)的
2010-07-02 16:54:1029
29模擬鎖相環(huán),模擬鎖相環(huán)原理解析
模擬鎖相環(huán),模擬鎖相環(huán)原理解析
背景知識(shí)：
鎖相技術(shù)是一種相位負(fù)反饋控制技術(shù)，它利用環(huán)路的反饋原理來(lái)產(chǎn)生新的頻率點(diǎn)。它的主要
2010-03-23 15:08:205716
5716數(shù)字鎖相環(huán)(DPLL),數(shù)字鎖相環(huán)(DPLL)是什么?
數(shù)字鎖相環(huán)(DPLL),數(shù)字鎖相環(huán)(DPLL)是什么?
背景知識(shí)：
隨著數(shù)字電路技術(shù)的發(fā)展，數(shù)字鎖相環(huán)在調(diào)制解調(diào)、頻率合成、FM 立體聲解碼、彩色副
2010-03-23 15:06:215312
5312鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思
鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思
PLL的概念
我們所說(shuō)的PLL。其
2010-03-23 10:47:485913
5913寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)及基于FPGA的實(shí)現(xiàn)
寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)及基于FPGA的實(shí)現(xiàn)數(shù)字鎖相環(huán)(DPLL)技術(shù)在數(shù)字通信、無(wú)線電電子學(xué)等眾多領(lǐng)域得到了極為廣泛的應(yīng)用。與傳統(tǒng)的模擬電路實(shí)現(xiàn)的
2009-11-23 21:00:581101
1101
鎖相環(huán)設(shè)計(jì)舉例
鎖相環(huán)設(shè)計(jì)舉例:鎖相環(huán)設(shè)計(jì)主要包括：確定所需環(huán)的類型，選擇適當(dāng)?shù)膸?，指出希望的穩(wěn)定度。下面將舉例說(shuō)明要滿足這些設(shè)計(jì)要求而常用的基本方法。
2009-09-05 08:51:42101
101智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
智能全數(shù)字鎖相環(huán)的設(shè)計(jì)：在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文在集成數(shù)字鎖相環(huán)74297的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了鎖相狀態(tài)檢測(cè)電路，配合CPU對(duì)環(huán)路濾波參數(shù)進(jìn)行動(dòng)態(tài)智能配
2009-06-25 23:32:5770
70智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
摘要： 在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文在集成數(shù)字鎖相環(huán)74297的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了鎖相狀態(tài)檢測(cè)電路，配合CPU對(duì)環(huán)路濾波參數(shù)進(jìn)行動(dòng)態(tài)智
2009-06-20 12:39:321313
1313
基于DSP的高階COSTAS鎖相環(huán)的設(shè)計(jì)
基于DSP的高階COSTAS鎖相環(huán)的設(shè)計(jì)
COSTAS環(huán)是一種閉環(huán)自適應(yīng)系統(tǒng)，用于提取相干載波。本文主要介紹了一種用于載波同步的高階COSTAS環(huán)路，用于完成MPSK的相干解調(diào)中的載
2009-05-25 18:15:361110
1110
實(shí)驗(yàn) 數(shù)字鎖相環(huán)與位同步
實(shí)驗(yàn)五? 數(shù)字鎖相環(huán)與位同步
一、?實(shí)驗(yàn)?zāi)康?
??? 1. 掌握數(shù)字鎖相環(huán)工作原理以及觸發(fā)式數(shù)字鎖
2009-04-01 09:27:454862
4862
模擬鎖相環(huán)與載波同步實(shí)驗(yàn)
實(shí)驗(yàn) 模擬鎖相環(huán)與載波同步
一、?實(shí)驗(yàn)?zāi)康?
??? 1. 掌握模擬鎖相環(huán)的工作原理，以及環(huán)路的鎖定狀
2009-04-01 08:57:327733
7733
模擬鎖相環(huán)應(yīng)用實(shí)驗(yàn)
一、實(shí)驗(yàn)?zāi)康?、掌握模擬鎖相環(huán)的組成及工作原理。2、學(xué)習(xí)用集成鎖相環(huán)構(gòu)成鎖相解調(diào)電路。3、學(xué)習(xí)用集成鎖相環(huán)構(gòu)成鎖相倍頻電路。
二、鎖相環(huán)路的基本原理
2009-03-22 11:44:37124
124鎖相環(huán)CD4046應(yīng)用
鎖相環(huán)CD4046應(yīng)用
鎖相的意義是相位同步的自動(dòng)控制，能夠完成兩個(gè)電信號(hào)相位同步的自動(dòng)控制閉環(huán)系統(tǒng)叫做鎖相環(huán)，簡(jiǎn)稱PLL。它廣泛應(yīng)用于廣播通信、
2009-03-18 15:11:181965
1965
鎖相環(huán)的研究和頻率合成
鎖相環(huán)的研究和頻率合成一、實(shí)驗(yàn)?zāi)康模?. 振蕩器(VCO)的V—f 特性的研究2. 對(duì)稱波鎖相環(huán)基本特性的研究3. 利用鎖相環(huán)實(shí)現(xiàn)頻率合成二、鎖相環(huán)原理：
2009-03-06 20:02:521771
1771
應(yīng)用于鎖相環(huán)的脈寬調(diào)整電路的設(shè)計(jì)
應(yīng)用于鎖相環(huán)的脈寬調(diào)整電路的設(shè)計(jì)
前言
在鎖相環(huán)PLL、DLL和時(shí)鐘數(shù)據(jù)恢復(fù)電路CDR等電路的應(yīng)用中，人們普遍要求輸出時(shí)鐘信號(hào)有50%的占空比，以便在時(shí)鐘上升及下
2008-10-16 08:59:42967
967
軟件鎖相環(huán)的設(shè)計(jì)與應(yīng)用
根據(jù)虛擬無(wú)線電技術(shù)的特點(diǎn)和鎖相環(huán)的基本原理,提出一種適于計(jì)算機(jī)軟件化實(shí)現(xiàn)的鎖相環(huán)數(shù)學(xué)模型,分析不同參數(shù)對(duì)鎖相環(huán)捕獲和跟蹤性能的影響,得出不同情況下參數(shù)設(shè)定的基
2008-08-15 12:36:1998
98全數(shù)字鎖相環(huán)的設(shè)計(jì)
智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
摘要： 在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字
2008-08-14 22:12:5152
52
鎖相環(huán)原理
鎖相環(huán)原理
鎖相環(huán)路是一種反饋電路，鎖相環(huán)的英文全稱是Phase-Locked Loop,簡(jiǎn)稱PLL。其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。因鎖相環(huán)可以
2007-08-21 14:46:044689
4689鎖相環(huán)CD4046的原理詳細(xì)介紹及應(yīng)用電路
鎖相環(huán)CD4046的原理詳細(xì)介紹及應(yīng)用電路
鎖相的意義是相位同步的自動(dòng)控制，能夠完成兩
2006-04-17 21:18:114844
4844
CD4046鎖相環(huán)的應(yīng)用電路
CD4046鎖相環(huán)的介紹和應(yīng)用電路
鎖相的意義是相位同步的自動(dòng)控制,能夠完
2006-04-16 17:58:3612824
12824
工商網(wǎng)監(jiān)
評(píng)論