[組圖]數(shù)模轉(zhuǎn)換器TQ6122的原理和應(yīng)用

    關(guān)鍵詞：TQ6122 數(shù)模轉(zhuǎn)化 ECL

１　引言

ＴＱ６１２２是一種高速數(shù)模轉(zhuǎn)換器芯片。它具有８位數(shù)據(jù)位和很高的轉(zhuǎn)換速度(可達(dá)到１ＧＳａ／ｓ)，可廣泛用于直接數(shù)字頻率合成、高速任意波形發(fā)生器、寬帶視頻信號生成、高清晰度顯示器象素生成等方面。該芯片設(shè)計(jì)使用靈活方便，只需合理搭配一、二塊集成電路和少量的外圍電路，即可構(gòu)成一個(gè)完整且性能很高的數(shù)摸轉(zhuǎn)換器。

２　芯片結(jié)構(gòu)及引腳說明

２．１ ＴＱ６１２２的結(jié)構(gòu)特點(diǎn)

ＴＱ６１２２主要由鎖存器、編碼器、延時(shí)器、電流源陣列、Ｒ＿２Ｒ電阻網(wǎng)絡(luò)等電路組成。其內(nèi)部功能結(jié)構(gòu)如圖１所示。其主要特性如下：

●數(shù)模轉(zhuǎn)換速率高達(dá)１ＧＳａ／ｓ；

●數(shù)字?jǐn)?shù)據(jù)位為８位；

●具有１ＧＨｚ的模擬信號帶寬；

●輸出可直接作為射頻的前端；

●采用４４腳ＱＦＰ封裝；

●時(shí)鐘輸入采用差分ＥＣＬ電平標(biāo)準(zhǔn)?數(shù)據(jù)輸入采用單端ＥＣＬ電平標(biāo)準(zhǔn)；

●工作溫度范圍為－２０～８５℃；

●標(biāo)稱功耗為１．３Ｗ；

●無雜散動(dòng)態(tài)范圍(ＳＦＤＲ)不小于４５ｄＢｃ。

２．２ ＴＱ６１２２的引腳功能

ＴＱ６１２２的引腳排列圖如圖２所示。各引腳的說明如下（括號中的數(shù)字為引腳號）：

ＶＳＳ（１、１１、１２、３３、３４、４４）：－５Ｖ數(shù)字電源輸入端?

ＶＡＡ（２２、２３）：－５Ｖ模擬電源輸入端?

ＤＧＮＤ（６、２８、３７、４０）：數(shù)字地?

ＡＧＮＤ（１３、１４、１５、１８）：模擬地。

ＢＬＡＮＫ（５）：該端置高且下降延到達(dá)時(shí)，內(nèi)部數(shù)據(jù)位都被置高。

ＳＥＬＡ（７）：置高時(shí)選擇Ａ端數(shù)據(jù)輸入，置低時(shí)選擇Ｂ端數(shù)據(jù)輸入。

Ａ０～Ａ８(２６、２７等３６):數(shù)字信號輸入端，Ａ７為數(shù)據(jù)最高位，Ａ０為數(shù)據(jù)最低位。

Ｂ０、…… Ｂ７(３８等):數(shù)字信號輸入端，Ｂ７為數(shù)據(jù)最高位，Ｂ０為數(shù)據(jù)最低位。

ＣＬＯＣＫ、 ＣＬＯＣＫ（９、１０）：差分時(shí)鐘輸入端。

ＶＯＵＴ、ＶＯＵＴ（１６、１７）：模擬信號輸出端，為差分信號。

ＢＬＡＮＫ ＤＩＳＡＢＬＥ（１９）：如果需要用ＢＬＡＮＫ端，則連到ＶＡＡ端，若不需要，則連到ＡＧＮＤ。

ＩＲＥＦ（２４）：輸入?yún)⒖?a href="http://ttokpm.com/tags/電流/" target="_blank">電流，直接連接到模擬地，是開關(guān)陣列的虛擬電流源。

ＶＳＥＮＳＥ（２０）：輸出判斷電壓，芯片正常工作時(shí)有輸出，且ＶＳＥＮＳＥ＝－４．２Ｖ。

ＶＲＥＦ（２１）：電壓基準(zhǔn)輸入端，一般在其ＶＲＥＦ＝－４Ｖ時(shí)，輸出的模擬信號峰值為１Ｖ。

ＥＣＬＲＥＦ（２５）：可選的ＥＣＬ電平參考電壓，當(dāng)數(shù)據(jù)和時(shí)鐘為ＥＣＬ電平時(shí)，該腳可不接，此時(shí)芯片內(nèi)部產(chǎn)生電壓為－１．３Ｖ。

３?。裕眩叮保玻驳牡湫蛻?yīng)用

這里僅以ＴＱ６１２２芯片在背景信號發(fā)生器的應(yīng)用為例，介紹ＴＱ６１２２在工程實(shí)踐中的應(yīng)用。ＴＱ６１２２輸入的數(shù)字信號要嚴(yán)格同步，這樣才能保證Ｄ／Ａ轉(zhuǎn)換器輸出的準(zhǔn)確性和精度，８位數(shù)據(jù)位的同步可通過時(shí)延控制芯片來調(diào)整。ＴＱ６１２２模擬信號輸出電壓可通過負(fù)載進(jìn)行調(diào)解，一般可選取典型值為５０Ω。

本設(shè)計(jì)中，Ｄ／Ａ轉(zhuǎn)換器的模擬輸出為差分信號，其中正端信號作為本級的輸出送入頻率綜合器進(jìn)行混頻，負(fù)端信號送到一塊檢測電路板進(jìn)行本級的信號檢測，以便在沒有示波器的情況下對系統(tǒng)進(jìn)行大致的測試。

ＴＱ６１２２的使用非常靈活方便，它只需一塊電壓基準(zhǔn)芯片和一塊運(yùn)算放大器以及少量的外圍電路即可。這兩塊集成電路的主要用途是為數(shù)摸轉(zhuǎn)換芯片產(chǎn)生參考電壓。具體電路如圖３所示。

在圖３中參考電壓的精度、穩(wěn)定度和抖動(dòng)對產(chǎn)生的模擬信號精度、穩(wěn)定度和抖動(dòng)有很大的影響。ＭＣ１４０３是ＯＮＳＥＭＩ公司生產(chǎn)的電壓基準(zhǔn)芯片，該芯片的性能完全可以滿足ＴＱ６１２２對參考電壓的要求。電壓基準(zhǔn)ＭＣ１４０３的輸出與芯片的反饋輸出Ｖｓｅｎｓｅ通過運(yùn)算放大器ＭＣ３４０７１構(gòu)成的負(fù)反饋電路可以將ＶＲＥＦ很好的穩(wěn)定在－４Ｖ，從而可進(jìn)一步減小外部電源細(xì)微變化的影響，從而確保輸出模擬信號的精度和穩(wěn)定度。

該Ｄ／Ａ轉(zhuǎn)換器輸出的模擬信號通過濾波電路可濾除Ｖ／ＵＨＦ波段以外的雜波信號，采用ＭＩＮＩ公司生產(chǎn)的ＰＬＰ－９０低通濾波器可抑制６０ｄＢ以上的帶外雜波。ＰＬＰ－９０是一種高性能的低通濾波器，９０ＭＨｚ以下的信號均可通過。

４　應(yīng)用中的幾個(gè)問題

所有的電源穩(wěn)壓模塊的輸入輸出都要通過三重濾波，以分別濾除高頻、中頻和低頻三重雜波，保證電源不帶任何干擾，同時(shí)在芯片電源輸入時(shí)，要進(jìn)行電源去耦。另外，模擬電源、數(shù)字電源、時(shí)鐘電源都要采用０．０１μＦ的電容來對各自的地進(jìn)行旁路去耦。去耦電容應(yīng)盡量靠近芯片電源的輸入端，最好采用表面貼裝元件以減小引線帶來的干擾，且電容和芯片應(yīng)在同一層面上，以減少寄生電感和電容。

數(shù)字地、模擬地、時(shí)鐘地應(yīng)分別連接，以減少相互間的干擾。數(shù)字地、模擬地、時(shí)鐘地在電源輸入端可采用磁珠進(jìn)行單點(diǎn)連接，以避免各地間的相互干擾。此外，模擬電源、數(shù)字電源在電源接入端也必須用磁珠進(jìn)行隔離，以避免電源間的干擾。

根據(jù)分布參數(shù)的網(wǎng)絡(luò)理論，高速電路與其連線間的相互作用是決定性因素，在系統(tǒng)設(shè)計(jì)時(shí)不能忽略。隨著門傳輸速度的提高，在信號線上的反射有可能相應(yīng)增加，相鄰信號線之間的串?dāng)_也將成比例地增加。為了解決反射和串?dāng)_問題，在ＥＣＬ電路的 系統(tǒng)設(shè)計(jì)中，一般采用傳輸線阻抗匹配（端接）法和屏蔽隔離等來使傳輸信號的完整性得到保證。常用的端接方法有并聯(lián)(５０Ω接到－２Ｖ)、串聯(lián)（５０Ω接到ＶＥＥ）、組合（８２Ω接到ＶＣＣ,１３０Ω接到ＶＥＥ）三種。在設(shè)計(jì)時(shí)應(yīng)特別注意：不要使Ｄ／Ａ轉(zhuǎn)換板上的信號速率太高，同時(shí)信號種類也比較多，因此，筆者設(shè)計(jì)時(shí)采用了四層板來對重要信號線進(jìn)行屏蔽，從而減少了信號間的串?dāng)_。其中上下兩層走微帶線并嚴(yán)格控制阻抗匹配。高速數(shù)字信號端在連接時(shí)不能單純采用主動(dòng)并行端接技術(shù)，否則不能保證高速信號的完整性，因而要對主動(dòng)并行端接技術(shù)進(jìn)行改進(jìn)，并應(yīng)對偏移電壓進(jìn)行電源濾波。此板中的偏移電壓為－２Ｖ，設(shè)計(jì)時(shí)應(yīng)在－２Ｖ電源的端接處加一個(gè)０．０１μＦ的濾波電容,以保證高速信號不受板中時(shí)鐘的干擾，從而保證輸出模擬信號的準(zhǔn)確度。