主要有代數(shù)譯碼和概率譯碼兩種。代數(shù)譯碼根據(jù)卷積碼自身的代數(shù)結(jié)構(gòu)進(jìn)行譯碼，計(jì)算簡單；概率譯碼則在計(jì)算時(shí)考慮信道的統(tǒng)計(jì)特性，計(jì)算較復(fù)雜，但糾錯(cuò)效果好得多。典型的算法如：Viterbi 譯碼、序列譯碼等
2008-05-28 15:03:31
輸入：二進(jìn)制代碼，有n個(gè)；
輸出：2^n 個(gè)特定信息。
1.譯碼器電路結(jié)構(gòu)
以2線— 4線譯碼器為例說明
2線— 4線譯碼器的真值表為:
2023-04-30 16:29:00
684 
譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出的高、低電平信號。常用的譯碼器電路有二進(jìn)制譯碼器、二--進(jìn)制譯碼器和顯示譯 碼器。譯碼為編碼的逆過程。它將編碼時(shí)賦予代碼的含義“翻譯”過來。實(shí)現(xiàn)
2023-04-26 15:39:402201 
卷積碼是一種信道糾錯(cuò)編碼，在通信中具有廣泛的應(yīng)用。在發(fā)送端根據(jù)生成多項(xiàng)式進(jìn)行卷積碼編碼，在接收端根據(jù)維特比（Viterbi）譯碼算法進(jìn)行譯碼，能夠有效抵抗信道噪聲的影響，在誤碼率門限之下可以對傳輸過程中發(fā)生的突發(fā)錯(cuò)誤進(jìn)行糾錯(cuò)。
2022-04-28 15:02:127304 介紹并用VHDL語言實(shí)現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計(jì)了一種具有針對性的簡潔的維特比譯碼器結(jié)構(gòu)，
2021-05-12 15:22:411868 
為了滿足復(fù)雜的無線通信系統(tǒng)功耗以及性能要求，提出并設(shè)計(jì)了一種指針反饋式Viterbi譯碼器。該譯碼器使相鄰時(shí)刻的
2021-04-28 09:35:411378 
由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動通信中。卷積碼有三種譯碼方法：門限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法
2020-08-11 17:41:23605 
記(n0，k0，m)為卷積碼編碼器，該編碼器共有2k0×m個(gè)狀態(tài)，Viterbi譯碼器必須具備同樣的2k0×m個(gè)狀態(tài)發(fā)生器，且每個(gè)狀態(tài)必須有一個(gè)存儲路徑度量值的存儲器和一個(gè)存儲幸存路徑信息的存儲器，所以Viterbi譯碼器的復(fù)雜度呈2k0×m指數(shù)增長。
2020-07-15 20:53:511238 
隨著現(xiàn)代無線通信系統(tǒng)日益復(fù)雜化的發(fā)展，無線基帶通信系統(tǒng)中各模塊的實(shí)際性能、延時(shí)、功耗等參數(shù)成為基帶設(shè)計(jì)的重要考慮因素。Viterbi譯碼器廣泛應(yīng)用于無線局域網(wǎng)和移動通信系統(tǒng)，并且作為基帶系統(tǒng)的重要
2019-10-06 11:09:00323 
新一代移動通信系統(tǒng)目前主要采用多載波傳輸技術(shù), 基帶傳輸速率較3G 有很大提高, 一般要求業(yè)務(wù)速率能達(dá)到30 Mb/ s 以上。約束長度卷積碼以及Viterbi譯碼器由于其性能和實(shí)現(xiàn)的優(yōu)點(diǎn), 在
2019-10-06 10:16:001753 
信道的是二進(jìn)制信號序列。為了充分利用信道輸出信號的信息，提高傳輸系統(tǒng)譯碼的可靠性，首先把信道的輸出信號量化，將Q電平量化序列輸入Viterbi譯碼器，因此本文采用的VB譯碼算法為軟判決譯碼算法。
2019-07-11 08:01:002571 
和Viterbi譯碼是廣泛使用的信道編碼技術(shù)，具有一定的克服突發(fā)錯(cuò)誤的能力，可以降低信道的誤碼率，帶來很高的編碼增益。
2019-05-13 08:04:005830 
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡單。隨著
2019-04-24 08:29:002438 
極化碼的譯碼算法研究近年來發(fā)展迅速，其中成為研究熱點(diǎn)的連續(xù)刪除（Successive Cancellation，SC）譯碼算法的基本思想是通過對信息位的比特似然概率值的判斷來進(jìn)行譯碼。
2019-01-06 11:19:554472 
由網(wǎng)格圖的輸入支路特點(diǎn)分析可知，產(chǎn)生任意一個(gè)狀態(tài)節(jié)點(diǎn)Si的輸入條件mi是確定的，即mi=‘1’，i為偶數(shù)；mi=‘0’，i為奇數(shù)。輸入條件mi表示譯碼器最終需要輸出的比特信息。此外，譯碼器所要找的留選路徑是不同狀態(tài)的組合。
2018-10-02 01:07:164926 在大多數(shù)無線通信系統(tǒng)中，卷積編碼是最好的方法。糾錯(cuò)編碼以克服傳輸失真。這份報(bào)告概述了這一理論。卷積編碼和譯碼，解釋維特比的編程技術(shù)TI TMS3C35X數(shù)字信號處理器的解碼（DSPs）相同的基本方法對任何卷積碼進(jìn)行譯碼。本申請報(bào)告用一般的觀點(diǎn)來考察問題，而不是為特定的問題勾勒出解決方案。
2018-04-25 09:47:38
3 本文主要介紹了譯碼器的分類和應(yīng)用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進(jìn)制代碼翻譯成代表某一特定含義的信號（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1235527 
地址譯碼有兩種方式，一種是單譯碼方式，或稱為字結(jié)構(gòu)方式；另一種是雙譯碼方式，或稱為X-Y譯碼結(jié)構(gòu)。
2018-03-02 16:11:029355 
常用的譯碼電路有哪些？本文主要介紹了IO接口地址譯碼電路、BCD譯碼驅(qū)動器電路、4線16線譯碼電路、3.8線譯碼器電路以及繼電器譯碼電路。繼電器譯碼電路的作用是在單片機(jī)的控制下將1 536個(gè)測試點(diǎn)
2018-03-02 15:48:2037712 
本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06104354 
針對無線通信系統(tǒng)中對于高頻率、高吞吐量的要求，提出了一種基于ASIC的高速Viterbi譯碼器實(shí)現(xiàn)方案。該譯碼器在約束度小于等于9的情況下，采用全并行結(jié)構(gòu)的加比選模塊。性能分析結(jié)果表明，在SMIC
2017-11-11 17:56:156 為了解決在RS譯碼中存在的譯碼過程復(fù)雜、譯碼速度慢和專用譯碼器價(jià)格高等問題，以RS（255，239）碼為例，采用了基于改進(jìn)的無求逆運(yùn)算的Berlekamp-Massey（ BM）迭代算法。結(jié)合FP
2017-11-07 15:27:0615 2Mbps視頻數(shù)據(jù)流的Viterbi算法的移植與優(yōu)化策略、技巧。 1 Viterbi算法原理簡介 Viterbi譯碼算法是由Viterbi于1967年提出的一種最大似然譯碼方法，譯碼器根據(jù)接收序列R按最大似
2017-10-24 11:41:300 DSP嵌入式系統(tǒng)開發(fā)典型案例,第9章 Viterbi譯碼及其實(shí)現(xiàn)
2017-10-20 14:23:374 應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)
2016-05-11 11:30:1911 設(shè)計(jì)、高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)、常用自動控制系統(tǒng)設(shè)計(jì)、語音信號處理、編碼系統(tǒng)設(shè)計(jì)、ip電話系統(tǒng)設(shè)計(jì)、無線網(wǎng)卡系統(tǒng)設(shè)計(jì)、viterbi譯碼的實(shí)現(xiàn)、非均勻采樣理論及其實(shí)現(xiàn)等工程實(shí)例。
2015-12-24 14:07:1622 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668 文中提出的卷積碼譯碼Matlab仿真方案,旨在用Viterbi譯碼實(shí)現(xiàn)對卷積碼譯碼的功能。仿真結(jié)果表明,維特比是一種良好的譯碼方式。
2012-03-22 17:21:1157 本文主要對卷積碼編碼和Viterbi譯碼進(jìn)行MATLAB實(shí)現(xiàn)，并在此基礎(chǔ)上分析移位寄存器對糾錯(cuò)能力的影響。論文首先根據(jù)MATLAB的存儲特點(diǎn)及函數(shù)特征，主要介紹卷積編碼的原理，同時(shí)給出MA
2012-01-13 16:56:5734 該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過對這兩種算法硬件實(shí)現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實(shí)現(xiàn)方法，比較了兩種實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)。最后將其應(yīng)用在實(shí)際的Viter
2011-05-28 15:18:4833 Viterbi譯碼是一種應(yīng)用廣泛的最大似然估計(jì)算法； 而功耗是通信系統(tǒng)設(shè)計(jì)中的一個(gè)重要制約因素，介紹了3種Viterbi譯碼的低功耗設(shè)計(jì)方法。對這3種設(shè)計(jì)方法的原理和實(shí)際使用效果作了詳
2011-05-16 15:54:1111 Viterbi算法代表了統(tǒng)計(jì)概率的模式匹配算法，而DTW算法代表了模版匹配的模式匹配算法，它們之間是否存在關(guān)系至今尚無定論
2011-02-22 14:51:2317 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡單有效的譯碼器是目前Turb
2010-11-25 10:10:261677 
本文探討了無線通信中廣泛涉及的差錯(cuò)控制問題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi譯碼的實(shí)現(xiàn)方案,對譯碼的各個(gè)組成部分作了分析,并在FPGA中實(shí)現(xiàn)
2010-07-21 17:20:0422 卷積碼/Viterbi譯碼,卷積碼/Viterbi譯碼是什么意思
卷積碼在一個(gè)二進(jìn)制分組碼（n,k）當(dāng)中，包含k個(gè)信息位，碼組長度為n，每個(gè)碼組的（
2010-03-18 14:09:212193 譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個(gè)重要的器件，其可以分為：變量譯碼和顯示譯碼兩類?！ ∽兞?b style="color: red">譯碼一
2010-03-08 16:32:185062 文章分析了Turbo 碼的MAP 類譯碼算法后，針對傳統(tǒng)Log—MAP 譯碼算法的特性，提出了一種改進(jìn)的Log—MAP 譯碼算法。仿真結(jié)果表明，新的算法在降低譯碼復(fù)雜度的同時(shí)較好地保持了譯
2010-01-15 11:51:4713 本文探討了無線通信中廣泛涉及的差錯(cuò)控制問題，介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼，及其高速Viterbi 譯碼的實(shí)現(xiàn)方案，對譯碼的各個(gè)組成部分作了分析，并在FP
2010-01-06 15:06:5912 介紹了 TI 的TMS320C6416 DSP 片上Viterbi 譯碼協(xié)處理器（VCP）的結(jié)構(gòu)與原理。給出了一種使用鏈?zhǔn)紼DMA 結(jié)構(gòu)和“乒乓”緩沖技術(shù)提高VCP 譯碼過程并行性的方法。設(shè)計(jì)出基于MATLAB 的Link for
2009-12-23 15:19:4819 計(jì)數(shù)/譯碼顯示電路: 計(jì)數(shù)譯碼顯示在現(xiàn)代科學(xué)技術(shù)中應(yīng)用非常廣泛，它由計(jì)數(shù)器、譯碼器和顯示器三部分組成，包含數(shù)字電子系統(tǒng)的組合邏輯電路和
2009-12-20 12:36:59128 3G測試系統(tǒng)中的Viterbi譯碼及其DSP實(shí)現(xiàn)及優(yōu)化
摘要 介紹了一種用于測試TD-SCDMA手機(jī)終端測試平臺中的關(guān)鍵技術(shù)——Viterbi譯碼。研究用約束度K=9的卷積編碼和最大似然Viterbi譯
2009-11-13 18:51:2518 給出了由（2，1，N）系列卷積碼Viterbi 譯碼中路徑度量存儲器及其接口的使用FPGA實(shí)現(xiàn)時(shí)的設(shè)計(jì)方法，譯碼器采用四個(gè)ACS 并行運(yùn)算的方式，狀態(tài)度量的更新采用乒乓模式，闡述了存
2009-09-08 14:49:059 基于對傳統(tǒng)Viterbi 譯碼器的分析和對改進(jìn)的Viterbi 算法理論的修正，提出了一種新的Viterbi 譯碼器的實(shí)現(xiàn)方法。通過對路徑度量值的深入分析和對回溯信息的重新編碼，在不增加硬
2009-08-13 10:43:1923
CMOS PLL譯碼電路
2009-04-18 11:07:44542 
4017譯碼電路
2009-04-18 11:06:351248 
PLL譯碼電路
2009-04-12 13:15:57496 
集成電路譯碼器
1.74138集成譯碼器
上圖為常用的集成譯碼器74138，其功
2009-04-07 10:24:177830 
譯碼器的定義及功能
譯碼是編碼的逆過程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號，具有譯碼功能的邏輯電路稱為譯碼器
2009-04-07 10:23:4215826 
實(shí)驗(yàn)九 PCM編譯碼 一、實(shí)驗(yàn)?zāi)康?
1. 掌握PCM編譯碼原理。 2. 掌握PCM基帶信號的形成過程
2009-04-01 14:44:499420 
Altera viterbi compiler v1.0 下載
2009-03-23 09:45:4231 LDPC編譯碼LDPC碼是一種線性分組奇偶校驗(yàn)碼，它采用基于因子圖的置信傳播(Belief Propagation，BP)迭代譯碼算法進(jìn)行譯碼。其性能接近Turbo碼，不規(guī)則LDPC碼甚至超過Tur
2009-03-01 17:36:051696 
控制信號譯碼電路
2009-02-25 21:54:51472 
顯示譯碼器的應(yīng)用:
2008-12-17 14:35:061199 
數(shù)碼譯碼器的應(yīng)用:譯碼器課件ppt
2008-12-17 14:31:20999 
PCM編譯碼實(shí)驗(yàn)
一、實(shí)驗(yàn)?zāi)康?. 掌握PCM編譯碼
2008-10-21 13:35:457675 
譯碼器
譯碼是編碼的逆過程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。
2008-09-27 12:59:0611977 
大約束度Viterbi譯碼器中路徑存儲單元的設(shè)計(jì)
1 引言 Viterbi譯碼算法是一種最大似然譯碼算法，目前廣泛應(yīng)用于各種數(shù)據(jù)傳輸系統(tǒng)，特別是衛(wèi)星
2007-08-15 17:21:47815 
Altera viterbi compiler
2006-03-25 15:45:5818 Viterbi Compiler MegaCore Function User Guide
好東西哦。網(wǎng)上搜集，希望對你有用。
2006-03-25 15:40:4932
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論