DSP芯片結構和特點以及應用詳解

　 DSP芯片是什么

? ? ? ? DSP又稱數字信號處理器（嵌入式微處理器），它是一種具有特殊結構的適用于進行實時數字信號處理的微處理器。DSP芯片的內部采用程序和數據分開的哈佛結構，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以用來快速的實現各種數字信號處理算法（常用嵌入式處理器）

? ? ? ? ??

　　DSP芯片的現狀和發(fā)展（嵌入式處理器比較）

　　第一個DSP芯片誕生于20世紀70年代末。以AMI公司的S2811和Intel公 司的2920為代表的第一代DSP芯片，其片內都還沒有單周期硬件乘法器

? 　DSP芯片的特點

　　（1）制造工藝

　　早期DSP采用4UM的N溝道MOS（NMOS）工藝

　　現在的DSP則普遍采用亞微米CMOS工藝，達到0.25um或0.18um

　　DSP芯片的引腳數量從40個左右增加到200個以上

　　需要設計的外圍電路越來越少，每MIPS的成本、體積和功耗都有很大 的下降

　?。?）存儲器容量

　　20世紀80年代初的DSP，片內程序存儲器和數據存儲器只有幾百個單元， 有的片內沒有ROM

　　目前，DSP片內的數據和程序存儲器可達幾十K字

　　此外，對片外程序存儲器和數據存儲器的尋址能力也大大增強，可分別 達到16 M×46位和4G×40位以上

　　（3） 內部結構

　　目前，DSP芯片內部廣泛采用多總線、多處理單元和多級流水線結構， 加上完善的接口功能，使DSP的系統(tǒng)功能、數據處理能力以及與外部設 備的通信功能大大增強

　　CPU中包含8個并行的處理單元，一個時鐘周期可以執(zhí)行8條指令，每秒最高進行16億次的定點運算

　　（3） 運行速度

　　將近20年的發(fā)展，使DSP的指令周期從400ns縮短到10ns以下，相應的 運行速度從2.5MIPS提高到2000MIPS以上

　　具有代表性的是，TI公司的TMS320C6201 DSP，執(zhí)行一次1024點復數 FFT運算的時間只有66us

　?。?）運算精度和動態(tài)范圍

　　由于輸入信號動態(tài)范圍以及迭代算法可能產生誤差積累問題，因此對單 片DSP的精度提出了較高的要求

　　DSP的字長從8位增加到16位、24位、32位，累加器的長度也增加到40 位

　　超長字指令字（VLIW）結構和高性能的浮點DSP的出現，擴大了數據處理的動態(tài)范圍

　?。?）開發(fā)工具

　　20世紀90年代推出的DSP，都有較為完善的軟件和硬件開發(fā)工具

　　Simulator軟件仿真器 Emulator在線仿真器

　　C編譯器

　　發(fā)展高速、高性能DSP器件

　?。?）高度集成化

　　集濾波、A/D、D/A、ROM、RAM和DSP內核于一體的模擬數字混合式 DSP芯片將有較大的發(fā)展和應用

　　低功耗低電壓 進一步降低功耗，開發(fā)低電壓DSP內核（目前有的DSP內核電壓已降到 3.3V和2.5V），使其更適用于個人通信機、便攜式計算機和便攜式儀器儀表。

　　開發(fā)專用DSP芯片

　　為了滿足系統(tǒng)級芯片的設計，開發(fā)基于DSP內核的ASIC會有較大的發(fā)展

　　提供更加完善的開發(fā)環(huán)境 特別是開發(fā)效率更高的、優(yōu)化的C編譯器和代數式指令系統(tǒng)，以克服匯 編語言程序可讀性和可移植性較差的不足，縮短開發(fā)周期

　　擴大應用領域 DSP芯片將向航空、航天、雷達、聲納、圖像、影視、醫(yī)療設備、家用 電器等眾多領域滲透，進一步擴大應用范圍

　　DSP芯片的特點

　　（1） 哈佛（Havard）結構

　　早期的微處理器內部大多采用馮·諾依曼（Von-Neumann）結構。其片內程序空間和數據空間是合在一起的，取指令和取操作數都是通過一條總線分時進行的。當高速運算時。不但不能同時取指令和取操作數，而且還會造成傳輸通道上的瓶頸現象。

　　DSP內部采用的是程序空司和數據空間分開的哈佛（Havard）結構，允許同時取指令（來自程序存儲器）和取操作數（來自數據存儲器）。而且，還允許在程序空間和數據空間之間相互傳送數據，即改進的哈佛結構。

　?。?）多總線結構

　　許多DSP芯片內部都采用多總線結構，這樣可以保證在一個機器周期內 可以多次訪問程序空間和數據空間

　　TMS320C54x內部有P、C、D、E等4條總線（每條總線又包括地址總線 和數據總線），可以在一個機器周期內從程序存儲器取1條指今、從數據 存儲器讀2個操作數和向數據存儲器寫1個操作數，大大提高了DSP的運行速度。

　　DSP來說，內部總線是個十分重要的資源，總線越多，可以完成的功能 就越復雜。

　　（3） 流水線結構

　　DSP執(zhí)行一條指令，需要通過取指、譯碼、取操作和執(zhí)行等幾個階段

　　在DSP中，采用流水線結構，在程序運行過程中這幾個階段是重疊的， 這樣，在執(zhí)行本條指今的同時，還依次完成了后面3條指今的取操作數、 譯碼和取指，將指今周期降低到最小值。

　　利用這種流水線結構，加上執(zhí)行重復操作，就能保證數字信號處理中用 得最多的乘法累加運算可以在單個指令周期內完成。

　?。?）多處理單元

　　DSP內部一般都包括有多個處理單元，如算術邏輯運算單元（ALU）、輔助寄存器運算單元（ARAU）、累加器（ACC）以及硬件乘法器（MUL）等。 它們可以在一個指令周期內同時進行運算 例如，當執(zhí)行一次乘法和累加的同時，輔助寄存器單元已經完成了下一 個地址的尋址工作，為下一次乘法和累加運算做好了充分的準備。因此， DSP在進行連續(xù)的乘加運算時，每一次乘加運算都是單周期的

　　DSP的這種多處理單元結構，特別適用于FIR和IIR濾波器

　　許多DSP的多處理單元結構還可以將一些特殊的算法。例如FFT的位碼 倒置尋址和取模運算等，在芯片內部用硬件實現以提高運行速度。

　?。?）特殊的DSP指令

　　為了更好地滿足數字信號處理應用的需要，在DSP的指令系統(tǒng)中，設計 了一些特殊的DSP指令。

　　中的MAD（乘法、累加和數據移動）指令，具有執(zhí)行LT、 DMOV、MPY和APAC等4條指令的功能。

　　TMS320C54x中的FIRS和LM5指令，則專門用于系數對稱的F1R濾波器 和LMS算法。

　　（6）指令周期短

　　早期的DSP的指令周期約400ns，采用4us NMOs制造上藝。其運算速 度為5MIPS（每秒執(zhí)行5百萬條指令）

　　隨著集成電路工藝的發(fā)展，DSP廣泛采用亞微米CMOS制造工藝，其運行速度越來越快

　　TMS320C54x運行速度可達100MIPS

　　TMS320C6203的時鐘為300MHZ，運行速度達到2400MIPS

　?。?）運算精度高

　　早期DSP的字長為8位，后來逐步提高到16位、24位、32位

　　為了防止運算過程中溢出，有的累加器達到40位

　　一批浮點DSP，例如TMS320C3x、TMS320C4x、ADSP21020等，則 提供了更大的動態(tài)范圍

　?。?）硬件配置強

　　新一代DSP的接口功能愈來愈強

　　片內具有串行口、主機接口（HPI）、DMA控制器、軟件控制的等待狀態(tài)產生器、鎖相環(huán)時鐘產生器

　　實現在片仿真符合IEEE 1149.1標準的測試訪問口，更易于完成系統(tǒng)設 計

　　許多DSP芯片都可以工作在省電方式，使系統(tǒng)功耗降低

　　總結

　　DSP芯片在信號處理、圖像處理、儀器、聲音語言、控制、軍事、通訊、醫(yī)療、家用電器等領域有著廣泛的應用。本文從制造工藝、存儲器容量、運行速度、運算精度和動態(tài)范圍、開發(fā)工具等方面詳細介紹了DSP芯片的現狀和發(fā)展，并對DSP芯片的特點也作了簡單介紹。