加法器工作原理
加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件,執(zhí)行邏輯操作、移位與指令調(diào)用。在電子學(xué)中,加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。三碼,主要的加法器是以二進(jìn)制作運(yùn)算。由于負(fù)數(shù)可用二的補(bǔ)數(shù)來(lái)表示,所以加減器也就不那么必要。
設(shè)一個(gè)n位的加法器的第i位輸入為ai、bi、ci,輸出si和ci+1,其中ci是低位來(lái)的進(jìn)位,ci+1(i=n-1,n-2,…,1,0)是向高位的進(jìn)位,c0是整個(gè)加法器的進(jìn)位輸入,而cn是整個(gè)加法器的進(jìn)位輸出。則和
si=aiii+ibii+iici+aibici ,(1)進(jìn)位ci+1=aibi+aici+bici ,(2)
令 gi=aibi, (3)
pi=ai+bi, (4)
則 ci+1= gi+pici, (5)
只要aibi=1,就會(huì)產(chǎn)生向i+1位的進(jìn)位,稱(chēng)g為進(jìn)位產(chǎn)生函數(shù);同樣,只要ai+bi=1,就會(huì)把ci傳遞到i+1位,所以稱(chēng)p為進(jìn)位傳遞函數(shù)。把式(5)展開(kāi),得到:ci+1= gi+ pigi-1+pipi-1gi-2+…+ pipi-1…p1g0+ pipi-1…p0c0(6) 。
隨著位數(shù)的增加式(6)會(huì)加長(zhǎng),但總保持三個(gè)邏輯級(jí)的深度,因此形成進(jìn)位的延遲是與位數(shù)無(wú)關(guān)的常數(shù)。一旦進(jìn)位(c1~cn-1)算出以后,和也就可由式(1)得出。
使用上述公式來(lái)并行產(chǎn)生所有進(jìn)位的加法器就是超前進(jìn)位加法器。產(chǎn)生gi和pi需要一級(jí)門(mén)延遲,ci 需要兩級(jí),si需要兩級(jí),總共需要五級(jí)門(mén)延遲。與串聯(lián)加法器(一般要2n級(jí)門(mén)延遲)相比,(特別是n比較大的時(shí)候)超前進(jìn)位加法器的延遲時(shí)間大大縮短了。
加法器邏輯電路圖
計(jì)算機(jī)內(nèi)部?jī)蓚€(gè)二進(jìn)制之間的加、減、乘、除算術(shù)運(yùn)算都將轉(zhuǎn)化成若干步的加法運(yùn)算進(jìn)行。因此,在數(shù)字系統(tǒng)中,尤其在計(jì)算機(jī)的數(shù)字系統(tǒng)中,二進(jìn)制加法器是其基本部件。
實(shí)現(xiàn)1位二進(jìn)制數(shù)之間加法運(yùn)算的電路稱(chēng)為1位加法器。根據(jù)加數(shù)的不同,1位加法器又分為半加器和全加器兩種電路類(lèi)型。
如果不考慮來(lái)自低位的進(jìn)位而是只將兩個(gè)1位二進(jìn)制數(shù)相加,即只有加數(shù)和被加數(shù)相加,這種加法運(yùn)算稱(chēng)為半加運(yùn)算。實(shí)現(xiàn)半加運(yùn)算的電路叫做半加器。
按照二進(jìn)制加法運(yùn)算的規(guī)則,列出半加器的邏輯真值表如表1所示。其中A、B是加數(shù)和被加數(shù),S是相加的和(本位和)輸出,CO是向相鄰高位的進(jìn)位輸出。
?
根據(jù)真值表寫(xiě)出邏輯函數(shù)式并化簡(jiǎn):
?
畫(huà)出半加器的邏輯圖如圖1(a)所示。圖5-4-1(b)所示為半加器的邏輯圖形符號(hào)。
?
責(zé)任編輯:YYX
評(píng)論
查看更多