片上網(wǎng)絡(noc)技術發(fā)展現(xiàn)狀及其趨勢淺析

引言

隨著半導體工藝技術步入納米階段，在單一芯片中集成上億晶體管已經(jīng)成為現(xiàn)實，據(jù)ITRS（International Technology Roadmap for Semiconductors，國際半導體技術路線圖）預測，到2010年，單個芯片上的晶體管數(shù)目將達到22億個。如何有效地利用數(shù)目眾多的晶體管是芯片體系結構必須回答的新問題。倘若因循單核的發(fā)展思路，芯片設計將面臨互連延遲、存儲帶寬、功耗極限等性能提升的瓶頸問題。因此，業(yè)內普遍認識到，有必要研究新型的芯片體系架構以適應性能增長和功耗下降同時發(fā)生這樣看似矛盾的需求。多核技術是一條可行之路。多核能夠用多個低頻率核單元產(chǎn)生超過高頻率單核的處理效能，獲得較佳的性價比。圍繞著多核的一系列技術問題業(yè)已成為近期芯片業(yè)研究的重點和未來的主要發(fā)展方向。

按照不同的片上互連方式，多核SoC可分為兩大類：傳統(tǒng)的基于總線的互連和基于網(wǎng)絡的互連。前者是現(xiàn)有SoC的擴展，通過多總線及層次化總線等技術使得片上集成更多的處理器核，從而實現(xiàn)高復雜度和高性能；而后者是近些年提出的嶄新的概念，即多處理器核之間采用分組路由的方式進行片內通信，從而克服了由總線互連所帶來的各種瓶頸問題，這種片內通信方式稱為片上網(wǎng)絡（Network on a Chip，NoC）。

NoC概述

基本概念

NoC是指在單芯片上集成大量的計算資源以及連接這些資源的片上通信網(wǎng)絡，NoC包括計算和通信兩個子系統(tǒng)，計算子系統(tǒng)（圖中由PE，Processing Element構成的子系統(tǒng)）完成廣義的“計算”任務，PE既可以是現(xiàn)有意義上的CPU、SoC，也可以是各種專用功能的IP核或存儲器陣列、可重構硬件等；通信子系統(tǒng)（圖中由Switch組成的子系統(tǒng)）負責連接PE，實現(xiàn)計算資源之間的高速通信。通信節(jié)點及其間的互連線所構成的網(wǎng)絡被稱為片上通信網(wǎng)絡（On-Chip Network， OCN）［1-3］，它借鑒了分布式計算系統(tǒng)的通信方式，用路由和分組交換技術替代傳統(tǒng)的片上總線來完成通信任務。

NoC技術優(yōu)勢分析

基于分組路由方式進行片上通信的NoC在片上通信方式、功耗、基于重用的設計方法學、解決單一時鐘全局同步等方面都具有優(yōu)越性。

?有利于提高通訊帶寬

總線結構是現(xiàn)有芯片架構的通信脈絡，隨著電路規(guī)模越來越大，總線結構將成為芯片設計的瓶頸：雖然總線可以有效地連接多個通信方，但總線地址資源并不能隨著計算單元的增加而無限擴展；雖然總線可由多用戶共享，但一條總線無法支持一對以上的用戶同時通信，即串行訪問機制導致了通信的瓶頸。此外，片上通信是功耗的主要來源，龐大的時鐘網(wǎng)絡與總線的功耗將占據(jù)芯片總功耗的絕大部分。

NoC的網(wǎng)絡拓撲結構提供了良好的可擴展性；NoC連線網(wǎng)絡提供了良好的并行通信能力，從而使得通信帶寬增加幾個數(shù)量級；此外，NoC將長的互連線變成交換開關之間互相連接的短連線，這對功耗控制變得極為有利；另一方面，NoC借鑒了通訊協(xié)議中的分層思想，這就為從物理級到應用級的全面功耗控制提供了可能。

?有利于提升重用設計

總線架構可擴展性和可重用性差，為此在芯片計算能力演變時，必須跟隨著處理能力的需求而變更設計（如更高的內存寬度、更高的頻率、更靈活的同步或異步設計等等），每一代芯片的推出都伴隨著程度不等的設計變更，這對于開發(fā)人員而言是相當大的負擔。若是將通信架構獨立設計，并且運用更具彈性的技術，對于縮短設計周期、減少開發(fā)成本都有不小的幫助。

由于NoC所使用的通信協(xié)議層本身屬于獨立的資源，因此提供了支持高效率可重用設計方法學的體系結構：現(xiàn)有規(guī)模的SoC可以基于片上通信協(xié)議作為計算節(jié)點“即插即用”于NoC的網(wǎng)絡節(jié)點；給定的互連拓撲結構使得芯片集成可以采用基于片上通信的設計方法（Communication-based Design，CBD）來完成。通信和計算完全分離的技術（也就是通信與計算的正交設計）將重用范圍從計算單元可重用擴展到計算與通信單元皆可重用的層次，從而大大提升了重用設計的水平。

?有利于解決全局同步的難題

納米工藝所帶來的各種物理效應使得片上全局同步越來越困難。當采用50nm工藝，時鐘頻率為10GHz時，全局線延遲將達6～10個時鐘周期，時鐘偏斜（Skew）變得難以控制，而時鐘樹又是影響芯片功耗和成本的一個主要因素。這些問題，隨著集成器件尺寸越來越小，時鐘頻率越來越高，將變得越來越突出。

NoC的片內網(wǎng)絡通信方式，資源之間的短線互連和天然的全局異步局部同步（GALS）時鐘策略等特性是解決這些問題有效途徑。

總而言之，研究NoC設計方法和設計技術是滿足納米工藝條件下高集成度芯片發(fā)展的必然需求。

NoC設計空間

完整的NoC設計方法學包括很多方面的問題，它們對NoC的發(fā)展都是至關重要的，且已經(jīng)引起了學術界的廣泛研究。Carnegie Mellon大學的U.Y. Ogras等人在文獻中提出了NoC設計空間的概念并將NoC研究歸納為三大類關鍵問題：基礎架構、通訊機制和映射優(yōu)化。

“Hard NoC”（網(wǎng)格部分）指基本架構確定，各PE節(jié)點的內容也固定的一類NoC結構，其設計空間只是圖中一矩形部分，設計余度最?。弧癋irm NoC”（灰色陰影空間）指其基本架構已確定，網(wǎng)絡通道寬度與通訊節(jié)點緩存大小不確定，其他維度對設計者完全自由的一類NoC結構，設計者可以根據(jù)確定的應用實現(xiàn)最優(yōu)的布圖規(guī)劃、通訊調度與任務分配算法、IP映射算法和路由交換解決方案，設計空間比較靈活；“Soft NoC”（白色立方體部分）指設計者需要根據(jù)應用來優(yōu)化NoC設計空間的所有問題，設計靈活性最高，但設計難度和工作量也相應最大。

設計者根據(jù)給定的具體應用，依據(jù)應用特征圖（Application Characterization Graph，APCG），在時間、成本、技術儲備等約束條件下，首先按應用選擇基于哪類NoC開展設計；其次在該類NoC的設計空間范圍內解決相應關鍵問題，以探索最優(yōu)的NoC實現(xiàn)方案。

NoC關鍵技術難點

NoC關鍵技術主要包括系統(tǒng)建模、拓撲結構、路由方法、交換方法、緩存策略、服務質量和映射優(yōu)化等，近年來都不同程度地取得研究進展，而阻礙NoC走向大規(guī)模應用的瓶頸在于以下幾方面：

存儲結構問題

Memory是NoC中十分重要的組件，在現(xiàn)有的片上多處理器系統(tǒng)中，存儲器占到70％的芯片面積，并且在不久的將來會上升到90％；而從能耗的角度來看，存儲器所引入的功耗也可達系統(tǒng)功耗的90％，這對芯片的散熱、封裝和可靠性等都帶來了嚴重的問題；NoC系統(tǒng)需要大量的存儲元件，并被組織成復雜的存儲子系統(tǒng)（memory subsystem），這個存儲子系統(tǒng)將支持NoC的并行數(shù)據(jù)存儲、傳輸及交換。NoC中大量的存儲資源必將占用多個路由節(jié)點，且由于處理單元與存儲資源之間的數(shù)據(jù)交換非常頻繁，若在數(shù)據(jù)包傳輸路徑上路由節(jié)點數(shù)目過多，會帶來很大的通信延時。如何有效縮短源節(jié)點到目的節(jié)點間的距離對提高整個NoC系統(tǒng)性能十分關鍵。

再者，從通信帶寬的角度，隨著工藝的進步，計算訪存比進一步增大，意味著基于該結構獲得接近峰值性能的應用算法越少。這就引入了一系列問題，如何讓眾多處理器核有足夠的數(shù)據(jù)可算？如何更充分地利用片上有限存儲空間實現(xiàn)核間共享，以避免片外訪存？如何充分利用有限訪存帶寬，盡量讓訪存通道優(yōu)先滿足處于關鍵路徑處理器核的訪問請求？最近美國Sandia國家實驗室提出在多核處理器芯片上堆疊存儲芯片，來解決帶寬增長不足的問題，這或許是一種可行的方案。

總而言之，片上存儲結構已經(jīng)成為影響NoC性能的關鍵因素之一。

責任編輯：lq6