電子發(fā)燒友App
引 言
信號源是現(xiàn)代電子系統(tǒng)的重要組成部分，在通信、測控、導(dǎo)航、雷達、醫(yī)療等領(lǐng)域有著廣泛的應(yīng)用，而且信號源作為現(xiàn)代電子產(chǎn)品設(shè)計和生產(chǎn)中的重要工具，必須滿足高精度、高速度、高分辨率、頻率可調(diào)等要求。
??????? 該設(shè)計采用直接數(shù)字頻率合成(DDS)技術(shù)，使用DDS芯片AD9850與超低功耗的MSP430F149單片機配合，可輸出精確控制的正弦波和方波信號。在控制流程中，通過4x 4矩陣鍵盤設(shè)定頻率值，MSP430為AD9850計算頻率控制字，并且將頻率控制字通過串行方式寫入其中，結(jié)合鍵盤上步進調(diào)節(jié)增量“1 Hz”，“10 Hz”，“100 Hz”鍵，使得頻率可以精確到步長為1 Hz的調(diào)節(jié);產(chǎn)生正弦波時，經(jīng)過低通濾波器濾除信號的高頻分量，通過增益可調(diào)的寬帶放大器放大輸出所需信號。如果接到AD9850內(nèi)部的高速比較器上，即可直接輸出一個抖動很小的方波，系統(tǒng)通過字符型液晶屏1602顯示設(shè)定頻率和其他信息。實驗結(jié)果顯示，輸出信號頻率范圍在1 Hz～10 MHz，且無明顯失真;輸出信號頻率實現(xiàn)1 Hz，10 Hz，100 Hz三級步進調(diào)節(jié)，頻率精度0.01 Hz，頻率轉(zhuǎn)換速度1 ms，輸出幅度范圍1～10 V。
?????? 該設(shè)計的創(chuàng)新點在于：將DDS芯片AD9850與超低功耗的MSP430F149單片機結(jié)合，提出了具有較高性價比和集成度、低功耗的嵌入式信號源設(shè)計方案;并且AD9850與MSP430F149采用串行連接方式，節(jié)省單片機的I/O資源，便于系統(tǒng)的功能擴展和產(chǎn)品升級。該信號源具有精度高，頻率范圍寬，頻率輸出穩(wěn)定，體積小，功耗低，控制靈活方便的特點，可廣泛應(yīng)用于日常教學(xué)和科研工作中，如果再經(jīng)過結(jié)構(gòu)優(yōu)化，將具有良好的市場前景。
1 系統(tǒng)設(shè)計
1.1 DDS技術(shù)原理與結(jié)構(gòu)
DDS技術(shù)是一種用數(shù)字控制信號的相位增量技術(shù)，具有頻率分辨率高，穩(wěn)定性好，可靈活產(chǎn)生多種信號的優(yōu)點。一個DDS信號發(fā)生器由相位累加器、波形數(shù)ROM表、D/A轉(zhuǎn)換器以及模擬低通濾波器LPF組成，原理框圖如圖1所示。DDS技術(shù)的核心是相位累加器。相位累加器在穩(wěn)定時鐘信號的控制下產(chǎn)生讀取數(shù)據(jù)的地址值，隨后通過查表變換，地址值被轉(zhuǎn)化為信號波形的數(shù)字幅度序列，再由數(shù)/模變換器(D/A)將代表波形幅度的數(shù)字序列轉(zhuǎn)化為模擬電壓;最后經(jīng)由低通濾波器將D/A輸出的階梯狀波形平滑為所需的連續(xù)波形。DDS信號發(fā)生器通過改變相位增量寄存器的值△phase(每個時鐘周期的度數(shù))來改變輸出頻率。每當(dāng)N位全加器的輸出鎖存器接收到一個時鐘脈沖時，鎖存在相位增量寄存器中的頻率控制字就與N位全加器的輸出相加。在相位累加器的輸出被鎖存后，它就作為波形存儲器的一個尋址地址，該地址對應(yīng)波形存儲器中的內(nèi)容就是一個波形合成點的幅度值，然后經(jīng)D/A轉(zhuǎn)換變成模擬值輸出。當(dāng)下一個時鐘到來時，相位累加器的輸出又加一次頻率控制字，使波形存儲器的地址處于所合成波形的下一個幅值點上。最終，相位累加器檢索到足夠的點就構(gòu)成了整個波形。合成信號的波形取決于ROM表中的幅度序列，通過修改數(shù)據(jù)可以產(chǎn)生任意波形，如果要產(chǎn)生多種波形，只需把所需的多種波形數(shù)據(jù)存放到波形ROM表中。
?
DDS系統(tǒng)輸出正弦波的頻率計算公式為：
?
式中：fo為輸出正弦波的頻率;fo為系統(tǒng)的時鐘頻率;FSW為頻率控制字;N為相位累加器的字長，頻率控制字與輸出頻率成正比。由取樣定理，所產(chǎn)生的信號頻率能超過時鐘頻率的50 %，在實際應(yīng)用中，為了保證信號的輸出質(zhì)量，輸出頻率不要高于時鐘頻率的33 %，以避免混疊或諧波落入有用輸出頻帶內(nèi)。
DDS的頻率分辨率定義為：
?
由于基準時鐘的頻率一般固定，因此相位累加器的位數(shù)決定了頻率分辨率;位數(shù)越多，分辨率越高。
該信號源采用DDS專用芯片AD9850產(chǎn)生正弦信號。AD9850采用CMOS工藝，其功耗在3.3 V供電時為155 mW，擴展工業(yè)級溫度范圍為-40～+80℃，采用28腳SSOP表面封裝形式，AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成。AD9850支持的時鐘輸入最高為125 MHz，頻率控制字的位數(shù)為32位。由式(2)可以計算出在125 MHz時鐘輸入時分辨率為0.021 9 Hz，該設(shè)計中選用30 MHz的有源晶振，故其分辨率按式(2)計算得0.006 9 Hz。
1.2 系統(tǒng)總體設(shè)計
該系統(tǒng)采用MSP430F149對DDS進行控制構(gòu)成方波正弦波信號源的系統(tǒng)框圖如圖2所示。
?
該信號源由MSP430F149單片機、DDS芯片AD9850、低通濾波器(LPF)、4×4軟鍵盤、1602液晶顯示屏和外部參考時鐘源、寬帶放大器和穩(wěn)壓電源等組成。其中，低通濾波器是信號源中的關(guān)鍵器件，負責(zé)濾除正弦輸出信號中的高頻、雜散信號和諧波信號;穩(wěn)壓電源的+5 V電壓經(jīng)過電平轉(zhuǎn)換后為MSP430和AD9850提供+3.3 V的電源電壓;外部參考時鐘源選用30 MHz有源晶振，MSP430F149與AD9850采用串行通信方式連接。
1.3 硬件設(shè)計
該信號源選用MSP430F149作為核心控制器，為了節(jié)省I/O資源，方便系統(tǒng)功能擴展，MSP430與DDS芯片AD9850之間采用串行通信方式，接口電路如圖3所示。AD9850與外圍元件的硬件連接圖如圖4所示，AD9851的正弦輸出信號端IOUT接至外部的低通濾波器，濾除高頻雜散和諧波后，一路信號經(jīng)過寬大放大器AD811放大后輸出需要的正弦信號，另一路再回接到AD9851內(nèi)部比較器的正向輸入端(VINP)以得到方波信號。其中：DGND為數(shù)字地;AGND為模擬地;VCC為模擬部分的電源電壓;VDD為數(shù)字部分的電源電壓。D7，F(xiàn)Q_UD，W_CLK，RESET分別接至MSP430的P3.0，P3.1，P3.2，P3.3上。為降低噪聲信號對放大器的影響，在低通濾波器與寬帶放大器之間接一級高速電壓跟隨器隔離，AD9850的輸出信號峰峰值為1～2 V，為增大AD9850輸出信號幅值，采用單位增益帶寬為140 MHz，Sr=2 500 V/μs的高速寬頻帶運放AD811進行信號放大，并且通過調(diào)節(jié)反饋電阻來改變增益，從而調(diào)節(jié)輸出信號幅度。放大電路的最大放大倍數(shù)，可以滿足一般的應(yīng)用需求。
?
1.4 低通濾波器設(shè)計
低通濾波器是直接數(shù)字頻率合成器的重要組成部分，其性能的優(yōu)劣直接影響整個直接數(shù)字合成器的特性。在整個DDS實現(xiàn)過程中，低通濾波器除了濾掉高頻信號之外，還有除去雜散的作用。DDS的雜散主要來源以下三個方面：
(1)ROM幅度量化誤差：相位轉(zhuǎn)化為幅度，是通過尋址ROM實現(xiàn)的，然而ROM地址中存有的波形幅度值字長是有限的，ROM存儲能力有限而引起的舍位誤差就是幅度量化誤差;
(2)相位截斷誤差：為了提高DDS的精度，DDS的相位累加器位數(shù)都取得非常大，但ROM的容量是有限的，因此只利用相位累加器的高M位ROM尋址，其低(N-M)位被截斷。由此引入的截斷誤差是DDS雜散的主要來源;
(3)DAC的轉(zhuǎn)換誤差，即DAC中非線性引起的轉(zhuǎn)換誤差：DAC有限的分辨率、非線性特性以及轉(zhuǎn)換過程中出現(xiàn)的尖峰脈沖均會導(dǎo)致頻譜質(zhì)量變壞。因此，低通濾波器的使用是非常必要的，其性能的優(yōu)劣直接關(guān)系到整個DDS的技術(shù)指標。
低通濾波器可以分為巴特沃什濾波、切比雪夫濾波、貝賽爾濾波和橢圓濾波等。巴特沃什低通濾波器通帶和阻帶都是平坦的，但是其過渡帶太過平緩;切比雪夫低通濾波器的通帶是等波紋抖動的，阻帶是平坦的，過渡帶比巴特沃什稍陡;貝賽爾低通濾波器和切比雪夫低通剛好相反，通帶平坦，阻帶是等波紋抖動的;橢圓低通濾波器的通帶和阻帶都是抖動的。但是其過渡帶下降迅速，過渡帶很窄。在該系統(tǒng)中，為了使輸出信號頻率最高10 MHz時能夠最低程度地降低AD9850外部系統(tǒng)時鐘30 MHz的干擾，采用具有較窄過渡帶特性的橢圓濾波器，并采用7階橢圓低通濾波。根據(jù)系統(tǒng)要求，輸出信號的頻率可達10 MHz，設(shè)定其通帶為10 MHz，且7階濾波具有下降速度更快的過渡帶，可以有效地濾除10 MHz以上的高頻干擾。考慮到實際的橢圓濾波器設(shè)計與理論分析是有所不同的，在此使用Multisim 9經(jīng)行仿真后得出橢圓濾波器的具體參數(shù)。橢圓低通濾波器的電路圖如圖5所示。
?
?
2 系統(tǒng)軟件設(shè)計
軟件設(shè)計主要分為菜單操作和頻率控制值計算兩部分。在系統(tǒng)中通過外接4×4軟鍵盤輸入設(shè)定頻率和調(diào)整步進。一共16個按鍵，不同的按鍵代表著不同的數(shù)字和功能，除了正常的10個數(shù)字鍵0～9外，為了方便頻率值的輸入，還設(shè)計了菜單鍵、刪除鍵、步進一、步進十、確認鍵、輸出鍵等功能鍵。通過輸入0～9數(shù)字鍵，輸入設(shè)定頻率;按下確認鍵，輸出相應(yīng)頻率的波形;按下菜單鍵，可根據(jù)需要按下1，2，3數(shù)字鍵，分別選擇1 Hz，10 Hz，100 Hz三個檔位的頻率步進;按下確認鍵，此后按下步進+、步進一即可對輸出信號進行頻率的步進調(diào)整;欲重新設(shè)定頻率只需按下刪除鍵，再次輸入預(yù)設(shè)的頻率即可。
該系統(tǒng)中單片機與AD9850采用串行通信方式連接。其中，頻率控制字的計算：AD9850的時鐘信號采用30 MHz，根據(jù)式(1)得：
?
式中：fo為從鍵盤上輸入的頻率值。式(3)計算的結(jié)果在不影響精度的情況下舍去小數(shù)部分，轉(zhuǎn)換為32位的頻率控制字。AD9850有40位控制字，32位用于頻率控制，5位用于相位控制，1位用于電源休眠(PowerDown)控制，2位用于選擇工作方式。這40位控制字可通過并行方式或串行方式輸入到AD9850。實際應(yīng)用中，工作方式選擇位通常設(shè)定成00，該系統(tǒng)中AD9850的40位控制字高8位設(shè)置為00H。串行接口方式下需滿足的時序關(guān)系為：在W_CLK的上升沿，引腳D7上的數(shù)據(jù)自最低有效位開始逐位串行移人輸入寄存器，40位數(shù)據(jù)輸入結(jié)束后，任何W_CLK上升沿到來，都會造成數(shù)據(jù)順序移出并導(dǎo)致原來數(shù)據(jù)無效。此時，F(xiàn)Q_UD端的上升沿將40位數(shù)據(jù)裝入頻率/相位控制寄存器，更新芯片的輸出頻率和相位，同時把地址指針復(fù)位到第一個輸入寄存器，等待下一組新數(shù)據(jù)的寫入。AD9850的控制字串行輸入時序圖如圖6所示。
?
該系統(tǒng)的總程序框圖如圖7所示，程序開始后，運行初始化程序，包括初始化單片機MSP430F149、初始化AD9850、初始化液晶顯示模塊1602等。然后掃描鍵盤狀態(tài)，檢查到有鍵按下就運行鍵值處理程序，對按鍵值進行查表處理，之后執(zhí)行相應(yīng)的子程序。輸入的信號相關(guān)信息通過運行液晶顯示程序，在LCD上顯示正確的輸入數(shù)據(jù)和提示字符。在按下確認鍵后，MSP430F149計算出所需信號的數(shù)據(jù)或控制命令，將其傳送到AD9850，輸出最終信號。
?
3 系統(tǒng)測試與結(jié)果分析
為了檢驗本系統(tǒng)的實際性能，在完成所有設(shè)計后，使用HDSTO22M型示波表對該系統(tǒng)進行實測，經(jīng)過實驗測試系統(tǒng)達到下列性能指標：輸出信號頻率范圍為1 Hz～10 MHz;步進調(diào)整為1 Hz，10 Hz，100 Hz三檔步進;失真度無明顯失真;輸出電壓峰峰值為1～10 V;頻率穩(wěn)定度優(yōu)于10-4。
4 結(jié) 語
在此給出一種基于DDS芯片AD9850和MSP430F149單片機的嵌入式信號源設(shè)計方法，該信號源可輸出頻率范圍為1 Hz～10 MHz的正弦波和方波，且具有頻率設(shè)定1 Hz，10 Hz，100 Hz多檔步進調(diào)整和幅度調(diào)節(jié)的功能?？梢酝ㄟ^按鍵進行頻率值設(shè)定，并有LCD顯示波形的頻率等信息，經(jīng)實驗測試，在1 Hz～10 MHz頻率范圍內(nèi)，得到的正弦波方波信號具有頻率穩(wěn)定性好，頻率準確度高及頻率分辨率高等特點。
工商網(wǎng)監(jiān)
評論