關(guān)注可穿戴？還是留意融合吧！ - 嵌入式領(lǐng)域的“1314”，你讀懂了？

　　9. 英特爾Edison與可穿戴

　　在今年美國拉斯維加斯開幕的全球消費電子展（CES）上，英特爾CEO科再奇（Brian Krzanich）發(fā)表了主題演講，宣布英特爾在智能可穿戴設(shè)備領(lǐng)域的系列新產(chǎn)品計劃，其中包括專為可穿戴設(shè)備設(shè)計的新平臺Edison。

　　科再奇去年5月正式接替歐德寧，出任英特爾CEO。他此前是英特爾COO，在這家芯片巨人效力了超過三十年。這是科再奇首次作為英特爾CEO的身份出現(xiàn)在CES的舞臺上。

　　Edison是基于去年9月發(fā)布的Quark芯片技術(shù)的新計算平臺，僅有一張普通的SD卡大小。這個平臺是基于22納米技術(shù)，內(nèi)置WiFi與藍牙連接功能，并擁有靈活可拓展I/O功能，支持Linux和開源軟件，適用于超小型和低功耗的廣泛物聯(lián)網(wǎng)設(shè)備、智能消費產(chǎn)品以及可穿戴設(shè)備。

　　Edison將于今年年中上市。在Edison平臺的背后，英特爾中國研究院進行了長達四年的研發(fā)。

　　為了展示Edison的技術(shù)適用場景，科再奇現(xiàn)場演示了數(shù)款基于Edison平臺的智能設(shè)備，其中包括智能耳機、智能耳塞、智能水杯、無線充電碗、智能嬰兒監(jiān)控衣以及智能3D打印等。這些設(shè)備是基于英特爾的參考設(shè)計所打造，具體相關(guān)產(chǎn)品還要由合作伙伴開發(fā)制造。

　　內(nèi)嵌Edison平臺的智能水杯則可以通過WiFi聯(lián)網(wǎng)，通過內(nèi)置的Led燈顯示用戶心情、天氣狀態(tài)等各種信息。用戶可以通過手機或者平板，將各種應(yīng)用載入智能水杯，實現(xiàn)各項可擴展功能。

　　為了進一步推動智能可穿戴設(shè)備的研發(fā)，科再奇還宣布與著名時尚品牌Barneys紐約、美國時裝設(shè)計師協(xié)會（CFDN）以及Opening Ceremony等時尚界公司進行戰(zhàn)略合作。其中英特爾提供技術(shù)，Opening Ceremony負責(zé)設(shè)計研發(fā)，而Barneys紐約將負責(zé)營銷與銷售渠道。此外，英特爾還將攜手美國時裝設(shè)計師協(xié)會，推動技術(shù)開發(fā)者與時尚設(shè)計師的互動，將尖端科技與生活時尚緊密關(guān)聯(lián)。

　　科再奇還宣布設(shè)立獎金130萬美元的可穿戴設(shè)備挑戰(zhàn)賽，鼓勵公司與個人基于英特爾的Edison等技術(shù)研發(fā)各種智能可穿戴設(shè)備，推進可穿戴設(shè)備的實用性、電池續(xù)航、工業(yè)設(shè)計等方面發(fā)展。

　　此前，英特爾旗下投資機構(gòu)英特爾投資已經(jīng)投資了兩家可穿戴設(shè)備公司，分別是智能眼鏡Recon以及健康類智能手表Basic。據(jù)瑞士信貸預(yù)計，未來兩到三年，智能可穿戴設(shè)備的全球市場規(guī)模將從目前的30億美元猛增到500億美元。

　　10. 融合

　　近幾年，搭乘新興市場（智能工業(yè)、物聯(lián)網(wǎng)等）和先進半導(dǎo)體技術(shù)快速發(fā)展先機，F(xiàn)PGA憑借其性能優(yōu)勢不斷入侵并蠶食著DSP市場，以 Altera和Xilinx主導(dǎo)的PLD廠商在各領(lǐng)域攻城拔寨勢如破竹，喜訊頻傳?！癋PGA將取代DSP”之聲日盛。這無疑撩動著傳統(tǒng)DSP大廠的敏感神經(jīng)，德州儀器（TI）、CEVA、飛思卡爾、Microchip、ADI和NXP等早已紛紛表示了自己對于DSP技術(shù)未來發(fā)展的信心。

　　現(xiàn)實情況是，由于成本和功耗等原因，在特別大量的應(yīng)用中通常都沒有FPGA，但可編程的DSP卻是不可缺少的?？偟膩碚f，由于產(chǎn)品生命周期越來越短，通過軟件手段實現(xiàn)更多的功能應(yīng)是設(shè)計者的主要思路。由于FPGA技術(shù)的快速提升，功耗及成本的逐步下降，同一片F(xiàn)PGA通過不同的編程數(shù)據(jù)產(chǎn)生不同的電路功能，使得FPGA在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等DSP傳統(tǒng)應(yīng)用領(lǐng)域也得到了更多的應(yīng)用。已有FPGA廠商表示，隨著功耗和成本的進一步降低并伴隨著性能的提升，F(xiàn)PGA 還將進入更多的應(yīng)用領(lǐng)域。

　　隨著摩爾定律的進一步推進，半導(dǎo)體技術(shù)將更多晶體管集成到FPGA中，在提高其性能的同時進一步降低自身功耗。那么，DSP又是如何在高性能與低功耗之間尋求最佳平衡點的？

　　Microchip為了避免和TI的C2000系列DSP直接競爭，他們把旗下的dsPIC系列DSP芯片叫做DSC，其實還是DSP芯片，而且他們一直在推出下新品。還有飛思卡爾、ADI、NXP他們還都有生產(chǎn)DSP，只是他們爭不過TI的專用DSP。主要一點還是發(fā)現(xiàn)難以與FPGA芯片抗衡。這里又引出了FPGA這個技術(shù)，說到這個，或許FPGA才是DSP的真正敵人。有人說融合，那么，F(xiàn)PGA與DSP兩個小伙伴，會走向哪里？

　　融合之路——FPGA與DSP，會走向哪里？

　　實際上，F(xiàn)PGA區(qū)別于ASIC設(shè)計，屬于硬件設(shè)計的范疇，ASIC是硬件全定制，F(xiàn)PGA是硬件半定制。具體來說 ASIC整個電路都由工程師設(shè)計，用多少資源設(shè)計多少資源，一般多用于產(chǎn)品設(shè)計；FPGA資源事先由廠商給定，并提供不同系列的FPGA芯片，工程師可以在給定資源下做硬件設(shè)計開發(fā)。

　　DSP主要用于處理信號，實現(xiàn)算法。特點是多級流水，可以加快數(shù)據(jù)處理的速度。開發(fā)環(huán)境主要是C語言，可以說DSP應(yīng)用的范圍更專DSP的設(shè)計可以理解為軟件設(shè)計，工程師師不需要太了解DSP的結(jié)構(gòu)。

　　FPGA平臺也好，抑或DSP平臺也罷，主要是給設(shè)計者提供了一個硬件平臺，開發(fā)的核心還是需要獨立的應(yīng)用設(shè)計和高效的算法設(shè)計，所以設(shè)計者應(yīng)該處理好工具的掌握和具體設(shè)計的區(qū)別。但是不可忽視的是，DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號處理領(lǐng)域。在雷達信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實時信號處理系統(tǒng)的應(yīng)用越來越廣泛。

　　事實上，除開強大的LOGIC功能，F(xiàn)PGA內(nèi)部可以定制軟核CPU、DSP甚至是多個，也有集成硬核的，輕松實現(xiàn)SOPC系統(tǒng)。其靈活性及功能甚至要強過DSP。這點在系統(tǒng)設(shè)計的初期優(yōu)點非常明顯，當(dāng)嘗試一個解決方案失敗的時侯，通常不用去修改PCB板或接口，只是修改FPGA內(nèi)部的系統(tǒng)構(gòu)建方式及軟件。節(jié)省很多時間和金錢。但是與此同時，它存在一個致命缺點，價格高昂。

　　短期來看，兩者結(jié)合使用更常見；長遠來看，融合是大趨勢。FPGA與DSP，這兩個技術(shù)的芯片將會合二為一，甚至可以這么說，在長遠來看，它們或許都會消亡，更高端的技術(shù)將會帶來芯片領(lǐng)域的質(zhì)的飛躍，如今年XMOS宣稱其推出八核可編程嵌入式SoC，誰又能否定它不是燎原之初的星星之火呢。
?