基于SystemC的通用嵌入式存儲器模型設計

　　1 引言

　　建立芯片模型是在早期進行芯片架構決策的有效方法，通過建模不僅可以對芯片的性能做出分析，還可以在硬件沒有完成之前開發(fā)軟件，不僅提高了產品成功率，而且縮短了研發(fā)周期。設計人員早期采用C/C++語言進行硬件建模。但是隨著軟硬件復雜度的提高，C/C++語言難以再滿足要求。OSCI適時推出了SystemC語言來適應新的需求。如今SystemC已經被廣泛應用于SoC軟硬件建模中。

　　目前大部分SystemC建模方面的文獻是作者對自己所設計芯片整體模型的描述，這種針對特定芯片設計的文獻雖然都有參考價值，但是其模型本身借鑒性有限。另一方面，構成SoC硬件的基本組件因為可重用的緣故，其模型設計具有更好的可借鑒性。這方面的研究成果相對較少，而且集中在總線建模方面，也可以看到多核設計方面的建模方法。

　　除了上述總線、CPU 架構外，片內或片外存儲器同樣是系統(tǒng)關鍵模塊，對系統(tǒng)性能有著至關重要的影響。文獻［6］對SystemClick框架做了擴展，從而通過存儲器模型能夠分析共享存儲器對性能的影響。文獻［7］針對多通道DRAM 做了建模，并且分析了不同的配置和使用情況對性能的影響。這兩篇文獻都對所設計的模型做了詳盡的分析，具有很好的參考價值，但是兩者的通用性欠佳。本文提出了一個可配置的通用存儲器SystemC模型。

　　2 SystemC

　　SystemC可被視作C++硬件建模和仿真的擴展庫，特別適合集成電路的建模，但它事實上可以用來描述更多的系統(tǒng)。SystemC通過確定仿真核心（simulation kernel）算法定義了處理并行事件和仿真時間的機制。SystemC還定義了模塊、端口、接口、通道等概念來組成一個復雜SoC的連接關系和層次結構。因此，它解決了標準C++語言用于復雜硬件建模時的難題。

　　3 存儲器的建模

　　3.1 存儲器模型概述

　　為了能幫助設計人員分析系統(tǒng)性能并選擇最合適的存儲器構造，存儲器模型需要反映出對性能造成影響的關鍵參數(shù)，即帶寬、延時和仲裁機制。而這些參數(shù)又是由存儲器的結構以及其它參數(shù)決定的。另一方面，本文希望提出一個通用的存儲器模型，因此會有更多的參數(shù)用于配置存儲器以模擬某種特定類型的存儲器特征，比如多端口SRAM。

　　圖1給出了所設計的存儲器模型的結構。它包括三個部分：一是模型接口；二是端口及bank可配置的存儲器；三是由讀寫通路及仲裁機制構成的存儲器控制器。接口部分采用了事務級建模，而內部模塊采用了時鐘精準的建模，這樣在保證時間精度的同時，方便了接口連接以及提高了仿真速度。

　　圖1 可配置存儲器模型結構

　　3.2 存儲器接口

　　基于SystemC的存儲器模型接口，由SystemC定義的接口基類派生而來。整個存儲器模型是一個SystemC模塊，由于實現(xiàn)了所定義的存儲器模型接口，它成為SystemC概念中的hierarchal channel。因此，該存儲器模型將如同其它SystemC定義的通道，比如FIFO，一樣作為基本組件來連接其它的模塊從而構造出SoC硬件系統(tǒng)。所設計存儲器具有如下所述事務級SystemC接口。

　　阻塞讀接口：該接口用來讀取給定地址的給定大小的數(shù)據(jù)，當數(shù)據(jù)沒有讀出時，調用這個接口的模塊線程將被堵塞，直到數(shù)據(jù)讀出為止。除了地址和數(shù)據(jù)，該接口還包含調用者的標志信息。

　　非阻塞讀接口：與阻塞讀接口不同的是，如果在調用時讀指令不能被接受，則返回失敗。否則，不等待數(shù)據(jù)返回便成功退出。這樣調用接口的模塊線程可以在等待時間做其它事情。調用者通過監(jiān)聽存儲器模型廣播的當前讀出數(shù)據(jù)多對應調用者標記來在之后讀出數(shù)據(jù)。

　　阻塞寫接口：該接口用來向存儲器給定地址寫入給定大小的數(shù)據(jù)。當指令或寫數(shù)據(jù)不能被存儲器模型接收時，調用的線程被堵塞直到接受為止。除了地址和數(shù)據(jù)，該接口還包含調用者的標志信息。

　　非阻塞寫接口：與阻塞寫接口不同的是，當指令或數(shù)據(jù)不能被接受時，返回失敗而不等待。否則返回成功。

　　復位接口：用于復位存儲器模型。

　　為了不強制要求外部提供存儲器模型需要的時鐘，存儲器模型接口中不包含時鐘輸入。模型內部有一個專門的時鐘產生線程。