ARM實(shí)現(xiàn)2M測(cè)試系統(tǒng)

　　1引言

　　目前我國工程技術(shù)人員所使用的測(cè)試儀多為國外進(jìn)口產(chǎn)品,產(chǎn)品價(jià)格昂貴。而國產(chǎn)的測(cè)試儀功能相對(duì)簡單。為此我們研究設(shè)計(jì)了一款基于ARM的2M傳輸口測(cè)試系統(tǒng)。2Mb/s是我國數(shù)字時(shí)分復(fù)用基群2048kbit/s 的簡稱，是PCM傳輸與交換的基礎(chǔ)。本文涉及的2M傳輸口測(cè)試系統(tǒng)為手持式PCM 2M綜合測(cè)試儀器。

　　本文作者創(chuàng)新點(diǎn):在2M測(cè)試系統(tǒng)中采用時(shí)隙交換芯片與語音檢測(cè)芯片組合成語音在線監(jiān)聽模塊，能實(shí)現(xiàn)任一時(shí)隙的語音監(jiān)聽，以及任一時(shí)隙的線路信號(hào)狀態(tài)檢測(cè)，能更好的幫助工程技術(shù)人員對(duì)2M線路的測(cè)試和維護(hù)。

　　2系統(tǒng)硬件設(shè)計(jì)

　　根據(jù)2M測(cè)試系統(tǒng)的性能要求，硬件層主要由系統(tǒng)核心部分、檢測(cè)模塊部分和語音監(jiān)聽部分組成。硬件原理框圖如圖1。

　　2.1 系統(tǒng)核心組成設(shè)計(jì)

　　在此系統(tǒng)中我們選用三星公司的S3C2410[1]微控制器芯片，內(nèi)含一個(gè)由ARM公司設(shè)計(jì)的16/32位ARM920T RISC處理器核，ARM920T為低功耗、高性能的16/32核。S3C2410微控制器芯片在本系統(tǒng)中的主要作用是：(1)讀寫和控制各模塊芯片;(2)讀取鍵值;(3)控制液晶屏的顯示;(4)在測(cè)量時(shí)進(jìn)行數(shù)據(jù)的讀取和處理;(5)對(duì)存儲(chǔ)器進(jìn)行讀寫;(6)通過串行口與微機(jī)進(jìn)行通訊，將測(cè)試結(jié)果上傳微機(jī)。存儲(chǔ)器以HY29LV160 FLASH作為程序存儲(chǔ)器，以HY57V641620SDRAM作內(nèi)存，構(gòu)成嵌入式系統(tǒng)核心。S3C2410芯片內(nèi)含一個(gè)IIC總線控制器，可方便的與各種帶有IIC接口的器件相連。在該系統(tǒng)中，外擴(kuò)一片AT24C01作為IIC存儲(chǔ)器?？纱娣旁谙到y(tǒng)掉電時(shí)需要保存的數(shù)據(jù)。

　　2.2 檢測(cè)模塊部分的設(shè)計(jì)

　　檢測(cè)模塊部分由芯片DS21354[2]和芯片DS21372組成，這兩塊芯片協(xié)同工作共同完成檢測(cè)功能。DS21354芯片主要完成發(fā)送和接收2048kbit/s 的PCM 信號(hào)，并從中檢測(cè)誤碼和告警狀態(tài)。DS21372是一種軟件可編程的測(cè)試圖樣產(chǎn)生、接收、分析器，能適用于對(duì)差錯(cuò)性能要求最嚴(yán)格的數(shù)字傳輸設(shè)備的能力。具有兩種測(cè)試圖樣的生成方式(偽隨機(jī)序列和重復(fù)序列)。符合CCITT/ITU O.151，O.152，O.153和 O.161標(biāo)準(zhǔn)。DS2172 可以工作在直流到20MHz，這樣寬的頻率工作范圍使它可以靈活地使用在現(xiàn)有的設(shè)備和處于測(cè)試階段的新設(shè)備中，如：傳輸設(shè)備，交換設(shè)備，復(fù)用器，DAC，路由器，橋設(shè)備等。

　　DS21372[3]中包含有4個(gè)功能塊：圖樣產(chǎn)生，圖樣檢測(cè)，差錯(cuò)計(jì)數(shù)和控制接口，具有完全獨(dú)立的傳輸和接收部分，8bit的并行處理器接口，可以編程產(chǎn)生最大長度為(232-1)bits的偽隨機(jī)序列圖樣，可編程的多項(xiàng)式長度和反饋量可以用于任意偽隨機(jī)序列圖樣的生成，包括：26-1、29-1、211-1、215-1、220-1、223-1和232-1?；蛘哂脩艟幊痰淖远x長度從1到32bits的重復(fù)序列圖樣。擁有32bit差錯(cuò)計(jì)數(shù)器和比特計(jì)數(shù)器。軟件編程的比特差錯(cuò)插入，最大比特差錯(cuò)率圖樣的檢測(cè)可達(dá)10-2。DS21372能向線路插入單個(gè)bit或從10-1bit到10-7bit誤碼率的誤碼，以檢驗(yàn)設(shè)備的操作狀態(tài)和連通性。用于分析、評(píng)測(cè)、解決數(shù)字通信系統(tǒng)中出現(xiàn)的問題。

　　2.3 語音監(jiān)聽模塊部分的設(shè)計(jì)

　　語音監(jiān)聽部分采用時(shí)隙交換電路和語音檢測(cè)模塊組成，語音檢測(cè)模塊采用ZARLINK的3.3V多功能CODEC MT91L60[4]。這款芯片能實(shí)現(xiàn)聲音信號(hào)的A/D、D/A轉(zhuǎn)換，并為標(biāo)準(zhǔn)的電話機(jī)手柄等接收發(fā)送裝置提供模擬接口。當(dāng)E1接口電路與2M實(shí)際線路連通后，2M 鏈路上的話音時(shí)隙要通過時(shí)隙交換電路與MT91L60電路相連，構(gòu)成了話音時(shí)隙收發(fā)的通道。在這個(gè)過程中要初始化時(shí)隙交換電路，將2M鏈路上的需要監(jiān)測(cè)的話音時(shí)隙交換至MT91L60。打開MT91L60接收通路至電話機(jī)手柄輸出，設(shè)置ITU-T A-law話音編碼方式，設(shè)置接收增益+6dB，設(shè)置非消側(cè)音非環(huán)回模式等。這些設(shè)置是通過設(shè)置MT91L60內(nèi)部寄存器完成的，完成這一系列設(shè)置后，語音測(cè)試就可以開始了，語音可以通過電話機(jī)手柄聽到，其他測(cè)試內(nèi)容可以從MT91L60內(nèi)部寄存器讀到結(jié)果。

　　3系統(tǒng)軟件設(shè)計(jì)

　　軟件部分主要由啟動(dòng)代碼的設(shè)計(jì)和應(yīng)用程序的設(shè)計(jì)，基于ARM是復(fù)雜的片上系統(tǒng)(SOC)，這種復(fù)雜系統(tǒng)里的多數(shù)硬件模塊都是可配置的，需要由軟件來設(shè)置其需要的工作狀態(tài)。因此在用戶的應(yīng)用程序啟動(dòng)之前，需要有專門的一段啟動(dòng)代碼來完成對(duì)系統(tǒng)的初始化。由于這類代碼直接面對(duì)處理器內(nèi)核和硬件控制器進(jìn)行編程，一般都是用匯編語言寫的。啟動(dòng)代碼就是完成各種初始化工作，并引導(dǎo)進(jìn)入C程序。

　　3.1 bootloader設(shè)計(jì)

　　啟動(dòng)代碼[5]的主要實(shí)現(xiàn)功能包括以下部分：

　　(1)設(shè)置程序入口指針;

　　(2)設(shè)置中斷向量表;

　　(3)初始化存儲(chǔ)器系統(tǒng);

　　(4)初始化CPU各種模式的堆棧和寄存器;

　　(5)初始化目標(biāo)系統(tǒng)中要使用的各種片內(nèi)外設(shè);

　　(6)初始化用戶程序執(zhí)行環(huán)境;

　　(7)引導(dǎo)主應(yīng)用程

　　具體實(shí)現(xiàn)的部分代碼如下：

　　AERA Init， CODE，READONLY

　　ENTRY ;定義入口點(diǎn)

　　B SYS_RST_HANDLER ;系統(tǒng)上電復(fù)位操作

　　B UDF_INS_HANDLER ;處理未定義中斷模式

　　B SWI_SVC_HANDLER ;處理軟件中斷

　　B INS_ABT_HANDLER

　　B DAT_ABT_HANDLER ;處理中止異常

　　B .

　　B IRQ_SVC_HANDLER ;處理IRQ 中斷

　　B FIQ_SVC_HANDLER ;處理FIQ中斷

　　SYS_RST_HANDLER

　　MSR R0, CPSR ;禁止中斷

　　ORR R0,R0,#0XC0

　　MSR CPSR_C,R0

　　BL initcpu ;調(diào)整PLL和時(shí)鐘

　　BL initmem ;初始化存儲(chǔ)器

　　BL initstack ;設(shè)置堆棧

　　… …

　　… …

　　… …

　　B main ; 跳轉(zhuǎn)到主應(yīng)用程序