電子發(fā)燒友App
1. 概述
MM58167B作為總線型微處理系統(tǒng)中的實(shí)時(shí)時(shí)鐘源，其內(nèi)部包括一個(gè)可尋址的實(shí)時(shí)計(jì)數(shù)器、56 bit片內(nèi)RAM和兩個(gè)輸出中斷，而且POWER DOWN引腳的有效信號(hào)可使芯片進(jìn)入省電工作模式。該芯片的時(shí)間基準(zhǔn)是一個(gè)32.768kHz的晶振。其特點(diǎn)如下：
●與微處理器兼容(8 bit數(shù)據(jù)總線);
●具有從毫秒到月的計(jì)數(shù)器；
●56 bit內(nèi)部RAM可與實(shí)時(shí)時(shí)間比較；
●2個(gè)中斷輸出可產(chǎn)生8種中斷信號(hào)；
●POWER DOWN輸入可使所有輸入輸出失效而只留一個(gè)STANDBY中斷；
●狀態(tài)位可指示在一個(gè)讀周期中是否出現(xiàn)計(jì)數(shù)更新；
●4年日歷(無(wú)閏年)；
●24小時(shí)時(shí)鐘；
●采用24腳DIP封裝(如圖1所示)。
2. 功能模塊介紹
2.1 實(shí)時(shí)時(shí)鐘計(jì)數(shù)
實(shí)時(shí)時(shí)鐘的每個(gè)計(jì)數(shù)器分成十位和個(gè)位兩個(gè)數(shù)字，每個(gè)數(shù)字由4 bit組成BCD碼(見(jiàn)表1)，任何不用的bit在讀時(shí)保持邏輯“0”，在寫(xiě)時(shí)被忽略。任何不用的bit不參與BCD碼的合成。比如小時(shí)計(jì)數(shù)器的十位不應(yīng)超過(guò)2，故只需2 bit表示，而其余2 bit空閑，用短劃線(－)表示。
計(jì)數(shù)器的可尋址部分是從毫秒到月。計(jì)數(shù)器本身是一個(gè)脈動(dòng)計(jì)數(shù)器，工作于4.5V以上時(shí)的脈動(dòng)延時(shí)小于60μs(工作于2.2V時(shí)小于300μs)。
2.2 片內(nèi)RAM
片內(nèi)的56 bitRAM可作為一般的數(shù)據(jù)存儲(chǔ)器使用，也可以鎖存與實(shí)時(shí)時(shí)鐘比較的比較值。每當(dāng)實(shí)時(shí)時(shí)鐘的當(dāng)前值與RAM中鎖存的設(shè)置值比較相等時(shí)就可以產(chǎn)生報(bào)警中斷。其中只有毫秒的個(gè)位和星期的十位不參加比較(計(jì)數(shù)器中也未用到，如表1所列)。如果RAM中某個(gè)BCD碼的最高2個(gè)有效位被置為“1”，則認(rèn)為該位總相等而不參與比較，即被屏蔽掉。因此設(shè)置報(bào)警中斷的規(guī)律為：凡是比指定時(shí)間單位高的位，設(shè)置成0CH(即1100B，最高2位為“1”)，而比指定時(shí)間單位低的位設(shè)為“00H”。比如，希望每天的上午10∶15產(chǎn)生報(bào)警中斷，則比小時(shí)高的時(shí)間單位(星期、日期、月)都設(shè)為0CH，而比分鐘低的時(shí)間單位(秒、百分秒、毫秒)都設(shè)成00H。
2.3 中斷和比較器
該芯片共有2個(gè)中斷輸出。第一個(gè)是引腳INTERRUPT OUTPUT(中斷有效時(shí)輸出高電平)，該引腳經(jīng)編程可輸出8種類型的中斷信號(hào)，即10Hz、1Hz、每分鐘一次、每小時(shí)一次、每天一次、每星期一次、每月一次或片內(nèi)RAM設(shè)置的時(shí)間與時(shí)鐘計(jì)數(shù)器時(shí)間比較相等時(shí)產(chǎn)生中斷。為了允許某種類型的中斷，只需往中斷控制寄存器的相應(yīng)位寫(xiě)“1”，當(dāng)一個(gè)或更多位被置“1”，該位對(duì)應(yīng)的計(jì)數(shù)器溢出翻零時(shí)，將置位中斷狀態(tài)寄存器的相應(yīng)位并產(chǎn)生中斷(使中斷輸出腳出現(xiàn)高電平)，只要讀取中斷狀態(tài)寄存器就可以識(shí)別中斷類型并復(fù)位中斷，如圖2所示。
第二個(gè)中斷輸出是引腳STANDBY INTERRUPT(漏極開(kāi)路，低電平有效)，只要片內(nèi)RAM中設(shè)置的時(shí)間與計(jì)數(shù)器比較吻合，并此中斷已經(jīng)允許(往地址16H的D0位寫(xiě)“1”允許，寫(xiě)“0”禁止)，即可產(chǎn)生該中斷。
2.4 省電工作模式
POWER DONW輸入引腳實(shí)際上是第二個(gè)片選信號(hào)。它可使所有輸入輸出失效而只留STANDBY中斷，當(dāng)引腳POWER DOWN輸入低電平時(shí)，儀器將不響應(yīng)任何片外信號(hào)，它會(huì)保存時(shí)間值并打開(kāi)STANDBY中斷(必須在輸入低電平前編程好)。在VDD切換到備用電源或省電模式前，引腳POWER DOWN應(yīng)維持最少1μs的低電平，而且在切換VDD和POWER DOWN引腳狀態(tài)時(shí)，所有輸入腳的電平均應(yīng)處在有效范圍內(nèi)(VSS－0.3V～VDD＋0.3V)。
2.5 計(jì)數(shù)器、RAM的復(fù)位和啟動(dòng)命令
往地址12H和13H寫(xiě)入FFH可以分別復(fù)位計(jì)數(shù)器和片內(nèi)RAM，而啟動(dòng)命令(針對(duì)地址15H的一個(gè)寫(xiě)脈沖)將會(huì)復(fù)位1/1000秒、1/100秒、1/10秒、秒、10秒計(jì)數(shù)器，此命令用來(lái)對(duì)時(shí)鐘精密啟動(dòng)，當(dāng)該命令執(zhí)行時(shí)，如果秒計(jì)數(shù)器值大于59，則分計(jì)數(shù)器立刻加1，否則分計(jì)數(shù)器值不受影響。
2.6 狀態(tài)位
地址14H的D0位是一個(gè)狀態(tài)位，每當(dāng)讀取計(jì)數(shù)器的值時(shí)發(fā)生計(jì)數(shù)翻轉(zhuǎn)，狀態(tài)位就會(huì)被置“1”，如果狀態(tài)位置“1”，則計(jì)數(shù)值應(yīng)該重讀。所以在每次讀計(jì)數(shù)器值時(shí)都應(yīng)緊跟讀一次狀態(tài)位，而且該讀取命令會(huì)使?fàn)顟B(tài)位復(fù)位。
2.7測(cè)試模式
片選線和寫(xiě)控制線保持低電平并且地址維持在1FH時(shí)就進(jìn)入測(cè)試模式，在該模式中，十毫秒計(jì)數(shù)器的時(shí)鐘輸入直接連接到32.768kHz，這樣可使計(jì)數(shù)器用比正常運(yùn)行時(shí)更高的頻率計(jì)數(shù)，以達(dá)到產(chǎn)品調(diào)試的目的。
3. 典型應(yīng)用
圖3為MM58167B的應(yīng)用電路，需要說(shuō)明的是，MM58167B的9腳和10腳之間應(yīng)用地線隔開(kāi)，以避免晶振的工作受地址線的干擾。
MM58167B作為總線型微處理系統(tǒng)中的實(shí)時(shí)時(shí)鐘源，其內(nèi)部包括一個(gè)可尋址的實(shí)時(shí)計(jì)數(shù)器、56 bit片內(nèi)RAM和兩個(gè)輸出中斷，而且POWER DOWN引腳的有效信號(hào)可使芯片進(jìn)入省電工作模式。該芯片的時(shí)間基準(zhǔn)是一個(gè)32.768kHz的晶振。其特點(diǎn)如下：
●與微處理器兼容(8 bit數(shù)據(jù)總線);
●具有從毫秒到月的計(jì)數(shù)器；
●56 bit內(nèi)部RAM可與實(shí)時(shí)時(shí)間比較；
●2個(gè)中斷輸出可產(chǎn)生8種中斷信號(hào)；
●POWER DOWN輸入可使所有輸入輸出失效而只留一個(gè)STANDBY中斷；
●狀態(tài)位可指示在一個(gè)讀周期中是否出現(xiàn)計(jì)數(shù)更新；
●4年日歷(無(wú)閏年)；
●24小時(shí)時(shí)鐘；
●采用24腳DIP封裝(如圖1所示)。
2. 功能模塊介紹
2.1 實(shí)時(shí)時(shí)鐘計(jì)數(shù)
實(shí)時(shí)時(shí)鐘的每個(gè)計(jì)數(shù)器分成十位和個(gè)位兩個(gè)數(shù)字，每個(gè)數(shù)字由4 bit組成BCD碼(見(jiàn)表1)，任何不用的bit在讀時(shí)保持邏輯“0”，在寫(xiě)時(shí)被忽略。任何不用的bit不參與BCD碼的合成。比如小時(shí)計(jì)數(shù)器的十位不應(yīng)超過(guò)2，故只需2 bit表示，而其余2 bit空閑，用短劃線(－)表示。
計(jì)數(shù)器的可尋址部分是從毫秒到月。計(jì)數(shù)器本身是一個(gè)脈動(dòng)計(jì)數(shù)器，工作于4.5V以上時(shí)的脈動(dòng)延時(shí)小于60μs(工作于2.2V時(shí)小于300μs)。
2.2 片內(nèi)RAM
片內(nèi)的56 bitRAM可作為一般的數(shù)據(jù)存儲(chǔ)器使用，也可以鎖存與實(shí)時(shí)時(shí)鐘比較的比較值。每當(dāng)實(shí)時(shí)時(shí)鐘的當(dāng)前值與RAM中鎖存的設(shè)置值比較相等時(shí)就可以產(chǎn)生報(bào)警中斷。其中只有毫秒的個(gè)位和星期的十位不參加比較(計(jì)數(shù)器中也未用到，如表1所列)。如果RAM中某個(gè)BCD碼的最高2個(gè)有效位被置為“1”，則認(rèn)為該位總相等而不參與比較，即被屏蔽掉。因此設(shè)置報(bào)警中斷的規(guī)律為：凡是比指定時(shí)間單位高的位，設(shè)置成0CH(即1100B，最高2位為“1”)，而比指定時(shí)間單位低的位設(shè)為“00H”。比如，希望每天的上午10∶15產(chǎn)生報(bào)警中斷，則比小時(shí)高的時(shí)間單位(星期、日期、月)都設(shè)為0CH，而比分鐘低的時(shí)間單位(秒、百分秒、毫秒)都設(shè)成00H。
2.3 中斷和比較器
該芯片共有2個(gè)中斷輸出。第一個(gè)是引腳INTERRUPT OUTPUT(中斷有效時(shí)輸出高電平)，該引腳經(jīng)編程可輸出8種類型的中斷信號(hào)，即10Hz、1Hz、每分鐘一次、每小時(shí)一次、每天一次、每星期一次、每月一次或片內(nèi)RAM設(shè)置的時(shí)間與時(shí)鐘計(jì)數(shù)器時(shí)間比較相等時(shí)產(chǎn)生中斷。為了允許某種類型的中斷，只需往中斷控制寄存器的相應(yīng)位寫(xiě)“1”，當(dāng)一個(gè)或更多位被置“1”，該位對(duì)應(yīng)的計(jì)數(shù)器溢出翻零時(shí)，將置位中斷狀態(tài)寄存器的相應(yīng)位并產(chǎn)生中斷(使中斷輸出腳出現(xiàn)高電平)，只要讀取中斷狀態(tài)寄存器就可以識(shí)別中斷類型并復(fù)位中斷，如圖2所示。
第二個(gè)中斷輸出是引腳STANDBY INTERRUPT(漏極開(kāi)路，低電平有效)，只要片內(nèi)RAM中設(shè)置的時(shí)間與計(jì)數(shù)器比較吻合，并此中斷已經(jīng)允許(往地址16H的D0位寫(xiě)“1”允許，寫(xiě)“0”禁止)，即可產(chǎn)生該中斷。
2.4 省電工作模式
POWER DONW輸入引腳實(shí)際上是第二個(gè)片選信號(hào)。它可使所有輸入輸出失效而只留STANDBY中斷，當(dāng)引腳POWER DOWN輸入低電平時(shí)，儀器將不響應(yīng)任何片外信號(hào)，它會(huì)保存時(shí)間值并打開(kāi)STANDBY中斷(必須在輸入低電平前編程好)。在VDD切換到備用電源或省電模式前，引腳POWER DOWN應(yīng)維持最少1μs的低電平，而且在切換VDD和POWER DOWN引腳狀態(tài)時(shí)，所有輸入腳的電平均應(yīng)處在有效范圍內(nèi)(VSS－0.3V～VDD＋0.3V)。
2.5 計(jì)數(shù)器、RAM的復(fù)位和啟動(dòng)命令
往地址12H和13H寫(xiě)入FFH可以分別復(fù)位計(jì)數(shù)器和片內(nèi)RAM，而啟動(dòng)命令(針對(duì)地址15H的一個(gè)寫(xiě)脈沖)將會(huì)復(fù)位1/1000秒、1/100秒、1/10秒、秒、10秒計(jì)數(shù)器，此命令用來(lái)對(duì)時(shí)鐘精密啟動(dòng)，當(dāng)該命令執(zhí)行時(shí)，如果秒計(jì)數(shù)器值大于59，則分計(jì)數(shù)器立刻加1，否則分計(jì)數(shù)器值不受影響。
2.6 狀態(tài)位
地址14H的D0位是一個(gè)狀態(tài)位，每當(dāng)讀取計(jì)數(shù)器的值時(shí)發(fā)生計(jì)數(shù)翻轉(zhuǎn)，狀態(tài)位就會(huì)被置“1”，如果狀態(tài)位置“1”，則計(jì)數(shù)值應(yīng)該重讀。所以在每次讀計(jì)數(shù)器值時(shí)都應(yīng)緊跟讀一次狀態(tài)位，而且該讀取命令會(huì)使?fàn)顟B(tài)位復(fù)位。
2.7測(cè)試模式
片選線和寫(xiě)控制線保持低電平并且地址維持在1FH時(shí)就進(jìn)入測(cè)試模式，在該模式中，十毫秒計(jì)數(shù)器的時(shí)鐘輸入直接連接到32.768kHz，這樣可使計(jì)數(shù)器用比正常運(yùn)行時(shí)更高的頻率計(jì)數(shù)，以達(dá)到產(chǎn)品調(diào)試的目的。
3. 典型應(yīng)用
圖3為MM58167B的應(yīng)用電路，需要說(shuō)明的是，MM58167B的9腳和10腳之間應(yīng)用地線隔開(kāi)，以避免晶振的工作受地址線的干擾。
工商網(wǎng)監(jiān)
評(píng)論