突破電路設計桎梏　32位元MCU功耗再降

　　物聯(lián)網(wǎng)與智慧生活風潮興起，帶動市場對高效能且低功耗的32位元微控制器（MCU）需求增溫，因此微控制器業(yè)者已積極從制程和中央處理器（CPU）核心選擇，以及電路設計等層面著手，以降低動態(tài)與靜態(tài)功耗，并兼顧整體運算效能。

　　傳統(tǒng)的低功耗微控制器（MCU）設計都是以8位元MCU為主，因為8位元內(nèi)核閾門相對較少，運行或泄露的電流低，售價也相對低廉。然而，許多新興的應用皆需要比8位元內(nèi)核更大的處理效率。

　　近年智慧生活的抬頭、物聯(lián)網(wǎng)的興起，手持式消費性電子產(chǎn)品與無線功能需求愈來愈高、設計愈來愈復雜，要提高性能的同時又要兼顧低功耗，需要有一高性能、低功耗的主控MCU做為平臺。此外，工業(yè)上的智慧化也在展開，如遠端監(jiān)控、數(shù)位化、網(wǎng)路化等。簡言之，云端應用和物聯(lián)網(wǎng)需求越來越多，已導致產(chǎn)品功能愈來愈復雜，運算需求愈來愈高。

　　2009年安謀國際（ARM）發(fā)表32位元Cortex-M0內(nèi)核，提供MCU廠商一個強而有力的平臺，加上制程微縮技術的進步，嵌入式快閃記憶體制程普及化及降價，主要成本來自記憶體大小及類比周邊和輸入輸出（I/O）接腳數(shù)量，中央處理器（CPU）內(nèi)核的成本差異已大幅縮短，更促進高性價比32位元低功耗MCU的快速發(fā)展。

　　運行與靜態(tài)耗電量組成MCU功耗

　　在開始討論低功耗MCU設計前，必須先探討MCU功耗的來源，其主要由靜態(tài)功耗及運行功耗兩部分組成。實際的應用，須藉由計算平均功耗，決定最后系統(tǒng)功耗性能指標。

　　動態(tài)功耗與工作電壓和頻率相關

　　現(xiàn)代MCU已整合相當多的類比周邊，不能單純考量數(shù)位電路的動態(tài)功耗。MCU運行時的總功耗，由類比周邊功耗和數(shù)位周邊的動態(tài)功耗相加而得。類比電路的功耗通常由工作電壓及其性能要求指標來決定，如100奈秒傳遞延遲（Propagation Delay）的比較器工作電流可能約為40微安培；當允許傳遞延遲規(guī)格為1微秒時，工作電流有機會降到個位數(shù)微安培。

　　數(shù)位電路的動態(tài)功耗主要來自開關頻率、電壓及等效負載電容，其計算公式如下：

　　PDynamic（動態(tài)功耗）~f（工作頻率）xCL（等效負載電容）xVDD2（工作電壓）

　　由以上公式可以理解到降低動態(tài)功耗最直接的方式，為降低工作電壓及工作頻率，但MCU實際應用面通常要求更寬廣的工作電壓及更高的效能。在降低工作電壓方面，可以選擇更先進的制程，并透過線性穩(wěn)壓器（LDO）讓CPU內(nèi)核、數(shù)位電路及與接腳輸出入電壓無關的類比周邊在低壓操作；I/O接腳及須與其他外部電路連接的類比周邊，則在較高的系統(tǒng)電壓操作，如此可以兼顧低功耗及寬工作電壓的需求。

　　在降低工作頻率這項參數(shù)上，一個設計優(yōu)良的32位元MCU更能突顯其效能優(yōu)勢，除了直覺的每秒可執(zhí)行多少百萬指令（MIPS）比較之外，32位元匯流排也代表更高的資料存取頻寬，能以更低的工作頻率達到相同的效能，進而降低整體功耗。另外，若MCU內(nèi)建與操作頻率相關的類比周邊，例如石英晶體振蕩電路、嵌入式快閃記憶體或電流式數(shù)位類比轉(zhuǎn)換器（DAC），其電流消耗與轉(zhuǎn)換頻率成正比，也要納入低功耗MCU的動態(tài)功耗設計考量。

　　靜態(tài)功耗縮減挑戰(zhàn)重重

　　傳統(tǒng)靜態(tài)功耗的定義是指系統(tǒng)時脈源關閉時，數(shù)位電路的漏電流，但是在混合訊號低功耗MCU的設計中，要同時考慮下列多種漏電流來源，包含數(shù)位電路漏電流、靜態(tài)隨機存取記憶體（SRAM）漏電流、待機時已關閉的模擬電路漏電流（例如ADC、嵌入式快閃記憶體）、待機時不關閉的模擬電路工作電流（如LDO、電壓不足偵測（BOD））及I/O接腳的漏電流。

　　由于時脈源已關閉，影響靜態(tài)功耗的主要參數(shù)為制程、電壓及溫度。也因此，降低靜態(tài)功耗必須選擇超低功耗制程，但是低功耗制程通常伴隨較高的Vt，導致低電壓類比周邊設計困難。另外，以MCU待機電流1微安培的規(guī)格，代表數(shù)位電路漏電+隨機存取記憶體（RAM）保持電流+LDO工作電流+降壓偵測或重置電路（BOD）工作電流總和必須小于1微安培，對于快閃記憶體、RAM越來越大，及功能越來越多的低功耗MCU設計廠商而言，是十分艱鉅的挑戰(zhàn)。

　　運行、待機和喚醒時間不容忽視

　　在系統(tǒng)級要兼顧低功耗及高效能，必須考慮實際應用面的需求，如無線環(huán)境感測器可能讓MCU主時脈及CPU關閉，只開啟低頻時脈，定時喚醒周邊電路進行偵測；當符合設定條件的事件發(fā)生時，快速啟動CPU進行處理；即使沒有任何事件發(fā)生，也必須定時喚醒CPU，維持無線感測器網(wǎng)路的連線。

　　在遙控器的應用中，則可能完全將所有時脈源都關閉，當使用者按鍵時，快速喚醒時脈源及CPU進行處理。另外，許多應用都會加入一個MCU做為主處理器的輔助處理器，用于監(jiān)控鍵盤或紅外線輸入、刷新顯示器、控制主處理器電源及智慧電池管理等任務。此時，平均功耗比單純的運行功耗或待機功耗，更具指標性意義。

　　平均功耗由運行功耗和運行時間、靜態(tài)功耗和待機時間，以及不同運行模式之間的切換時間等主要參數(shù)組合而成。茲以圖1進行說明。

　　圖1 不同運行時間電流大小的變化

　　平均電流（IAVG）=（I1xT1+I2xT2+I3xT3+I4xT4+I5xT5+I6xT6）/（T1+T2+T3+T4+T5+T6）

　　因為進入待機模式時間很短，忽略此段時間的電流消耗，公式可以簡化為：

　　平均電流（IAVG）=（I1xT1+I3x 3+I4xT4+I5xT5+I6xT6）/（T1+T3+T4+T5+T6）

　　由以上公式觀察到，除了降低運行電流及靜態(tài)待機電流外，降低運行時間、喚醒時間及高低速運行模式切換時間，亦為降低整機功耗的重要手段。另外，圖1同時指出，低功耗MCU支援動態(tài)切換運行時脈頻率是必要的功能。

　　實現(xiàn)低功耗MCU設計　開發(fā)商考量須面面俱到

　　低功耗MCU設計考量包括制程選擇、低功耗/高效能CPU核心、低功耗數(shù)位電路、支援多種工作模式、電源系統(tǒng)、豐富的喚醒機制/快速喚醒時間、低功耗類比周邊與記憶體等，以下將進一步說明之。