似乎,可穿戴將取代智能手機掀起下一科技狂潮已然成為業(yè)界最為矚目的事情之一。盡管當下的市場尚未起量,仍舊無法阻擋廠商積極入局展開部署的決心,從核心的電源技術、傳感器、MCU及無線,到終端產品形態(tài)設計,均呈現(xiàn)積極發(fā)展的態(tài)勢,進一步刺激了對高性能芯片的更大需求。
Cypress正是這其中的一員。作為半導體行業(yè)的領先企業(yè),目前Cypress正致力于發(fā)展物聯(lián)網(wǎng)、可穿戴設備及智慧家庭方面的技術。鑒此,電子發(fā)燒友網(wǎng)特邀請Cypress PSoC市場經理王冬剛先生,一同聚焦于可穿戴技術,解讀Cypress的可穿戴戰(zhàn)略。
Cypress PSoC市場經理 王冬剛
你需要讀懂的MCU 3P挑戰(zhàn)
伴隨可穿戴設備功能的日漸豐富,高精度以及低功耗是必須跨越的一道門檻。王冬剛表示,當下MCU面臨著三大挑戰(zhàn),我們可以稱之為3P——Power、Package、Performance。
1、Power(功耗)。對于可穿戴設備來說,電池容量受到設備尺寸限制,通常在200mAH 以下,因此為了讓設備擁有更長的續(xù)航時間,對芯片功耗提出更大要求。從目前客戶的要求來看,平均電流需要20uA以下。
2、Package (封裝) 。如前文所述,受限于尺寸要求,芯片封裝希望越小越好。以微軟最新推出的可穿戴產品Band為例,10個傳感器內置于18.5mm 的區(qū)域里面,以客戶需求而言,芯片封裝要小于5x5mm, 且集成度越高越好。
3、Performance(性能)。性能取決于可穿戴產品的定位,一般中高端諸如手表或者健康類產品主芯片需要主頻200MHz以上的CPU。為了降低功耗,可能會使用MCU作為sensor hub,主頻在16MHz-80MHz。低端的可穿戴產品一個主頻80MHz左右的MCU可以完成勝任主處理功能。
綜上來看,MCU產品需要對功耗、封裝和性能三方面進行優(yōu)化,即平均功耗要小于10uA,封裝5x5mm以下, 甚至2x2mm或更小,而性能在16MHz-80Mhz以滿足不同場合的需求。
決戰(zhàn)可穿戴,MCU低功耗先行
功耗問題總是讓工程師們非常頭疼,若能把這個難題解決好,產品的價值才進一步取得突破,因此在設計中,應如何跨過這道障礙呢?
從MCU的供電電壓、內部結構、系統(tǒng)時鐘和低功耗模式等幾方面來降低MCU的低功耗是比較全面的。筆者簡要列出了幾點降低功耗的設計方法:
● 選擇簡單的CPU內核,切忌一味追求性能,以“夠用就好”為原則;
● 選擇低電壓供電的單片機系統(tǒng),單片機系統(tǒng)的供電電壓低,可以有效的降低其系統(tǒng)功耗;
● 選擇帶有低功耗模式的單片機系統(tǒng),低功耗模式指的是系統(tǒng)的Idle、Stop和Suspend等模式。
處于這些模式下的功耗將遠遠小于正常運行下的功耗;選擇合適的時鐘方案,時鐘的選擇對于系統(tǒng)的功耗相當敏感,系統(tǒng)總線頻率應當盡量低,從何可降低系統(tǒng)功耗。
Cypress PSoC 4系列可編程片上系統(tǒng)是基于ARM Cortex-M0 的CPU,包含了可編程模擬和可編程數(shù)字資源,共有5種功耗模式,包括動態(tài)、睡眠、深度睡眠、休眠及停止,最低的休眠功耗可低至20nA。
BLE是物聯(lián)網(wǎng)的低功耗無線標準
縱觀整個市場,2013年銷售了12億個Bluetooth Smart Ready產品,其中包括iPad、iPhone、MacBook、Galaxy、Nexus以及Thinkpad??梢哉f,BLE是專門為低功耗且基于傳感器的產品而設計的。
王冬剛表示,可穿戴設備要求極低功耗,且作為手機、平板等終端設備的延伸,需要實現(xiàn)短距離小數(shù)據(jù)量傳輸,BLE協(xié)議顯然非常適合,它實現(xiàn)了100m內的低功耗小數(shù)據(jù)量無線傳輸。
談及現(xiàn)階段無線技術所面臨的主要挑戰(zhàn),王冬剛也指出了三點:其一,設計基于傳感器的無線無聯(lián)網(wǎng)系統(tǒng)。設計基于傳感器的無線系統(tǒng)時,工程師需要使用多個IC供應商提供的設計工具,無線規(guī)范要求復雜的固件開發(fā),比如BLE協(xié)議棧、射頻電路板的設計等等。其二,設計使用多個IC的系統(tǒng),會增加其BOM成本?;趥鞲衅鞯南到y(tǒng)要求使用傳感器AFE、數(shù)字控制邏輯、BLE射頻以及MCU。其三,低功耗系統(tǒng)難以實現(xiàn)。無線系統(tǒng)通常使用小容量電池運行,為了優(yōu)化系統(tǒng)電源,需要謹慎使用低功耗模式。
Cypress的PSoC BLE能有效實現(xiàn)功耗、性能和模擬集成度的完美平衡
Cypress PSoC BLE簡化了BLE協(xié)議棧和配置文件的配置,通過集成Balun以簡化射頻電路板設計,并集成了可編程AFE和數(shù)字邏輯以及CapSense、ARM Cortex-M0 CPU和BLE射頻,有效幫助解決上述難題。
PSoC BLE集成了Balun以簡化射頻電路板設計
?
——本文選自《物聯(lián)網(wǎng)大會會刊》。電子發(fā)燒友網(wǎng)原創(chuàng),轉載請注明出處!
評論
查看更多