MCU導入DSP/FPU,功耗問題不容忽視

　　微控制器（MCU）深入人們應用生活，幾乎大小設備都看得到MCU蹤影，在MCU導入DSP數(shù)字信號處理器、FPU浮點運算單元功能后，MCU更大幅擴展元件可適用范圍，這幾年來，在眾多MCU大廠紛紛針對旗下商品推出多樣整合方案，不管是產品策略還是市場區(qū)隔，也讓MCU市場更加豐富多元。

　　MCU深入生活應用是不容易質疑的趨勢，尤其是MCU在功能優(yōu)化或市場區(qū)隔目的下，進行DSP（Digital Signal Processor）數(shù)字信號處理器或FPU（Floating Point Unit）浮點運算單元功能整合，使得MCU的可應用場域大幅擴展。MCU整合FPU可以在進階數(shù)值運算的精密度大幅提升、處理效能也能獲得改善。針對IoT應用開發(fā)的MCU方案，整合DSP可優(yōu)化感測器數(shù)據(jù)擷取品質與提升信號處理效能。

　　如果以FPU或DSP導入目的，一般在MCU中追加FPU、DSP整合架構，主要目的還是在考量成本下的設計方向，尤其在早期半導體元件，SOC（System on Chip）系統(tǒng)單芯片與MCU存在一段價格差距，如果僅需要SDP或FPU進行運算加速，又不想選用高單價SOC，這時整合DSP或FPU硬件加速單元的MCU產品、不僅可以更好的提供運行效能，同時又能在成本控制上表現(xiàn)更加優(yōu)異。

　　首先明白，是什么偷走了MCU的功耗？

　　1、掐斷外設命脈——關閉外設時鐘

　　先說最直觀的，也是工程師都比較注意的方面，就是關閉MCU的外設時鐘，對于現(xiàn)在市面上出現(xiàn)的大多數(shù)的MCU，其外設模塊都對應著一個時鐘開關。只需要打開這個外設的時鐘，就可以正常的使用這個外設了，當然，此外設也就會產生相應的功耗；反之，如果想要讓這個外設不產生功耗，只需關閉它的時鐘即可。

　　2、讓工作節(jié)奏慢下來——時鐘不要倍頻

　　除了外設模塊功率消耗之外，還有一個功耗大戶需要注意一下，這就是PLL和FLL模塊。PLL和FLL主要是用來對原始的時鐘信號進行倍頻操作，從而提高系統(tǒng)的整體時鐘，相應的，其功耗也會被提上去。所以在進入低功耗之前，需要切換是種模式，旁路掉PLL和FLL模塊，從而盡可能的降低MCU的功耗，等到MCU喚醒之后再把時鐘切換回去。

　　3、圍堵涓涓細流——注意I/O口的電平狀態(tài)

　　如果認為只要關閉外設時鐘就能夠保證外設不再耗電，那么你就太天真了。如果IO口沒有做好處理的話，它就會在暗地里偷走功耗，而你卻渾然不知。具體原因是這樣的，一般的IO的內部或者外部都會有上下拉電阻，舉個例子，如下圖所示，假如某個IO口有個10KΩ的上拉電阻，把引腳拉到3.3V，然而當MCU進入低功耗模式的時候，此IO口被設置成輸出低電平，根據(jù)歐姆定律，此引腳就會消耗3.3V/10K=0.33mA的電流，假如有四、五個這樣的IO口，那么幾個mA就貼進去了，太可惜了。所以在進入低功耗之前，請逐個檢查IO口的狀態(tài)。

　　4、睦鄰友好合作——注意I/O與外設IC的統(tǒng)籌

　　IO口的上下拉電阻消耗電流這一因素相對比較明顯，下邊咱來說一個不明顯的因素：IO口與外部IC相連時的電流消耗。假如某個IO口自帶上拉，而此與IO相連的IC引腳偏偏是自帶下拉的，那么無論這個引腳處于什么樣的電平輸出，都不可避免的產生一定的電流消耗。所以凡是遇見這一類的情況，首先需要閱讀外設IC的手冊，確定好此引腳的的狀態(tài)，做到心中有數(shù)；然后在控制MCU睡眠之前，設置好MCU的IO口的上下拉模式及輸入輸出狀態(tài)，要保證一絲兒電流都不要被它消耗掉。

　　5、斷開調試器連接，不要被假象所迷惑

　　還有一類比較奇特，檢測出來的電流消耗很大，可實際結果是自己杞人憂天，什么原因呢？是因為在測試功耗的時候MCU還連接著調試器呢！這時候大部分電流就會被調試器給擄走，平白無故的讓工程師產生極度郁悶的心情。所以在測低功耗的時候，一定不要連接調試器，更不能邊調試邊測電流。

　　MCU的低功耗設計是一個細致活，要養(yǎng)成良好的習慣，做到每添加一個功能都要重新驗證一下低功耗是否符合要求，這樣就可以隨時隨地干掉消耗功率的因素。如果把所有功能都設計好了才去考慮低功耗的問題，一個不小心，就可能要更改程序的架構——即便如此也不一定能把功耗給徹底降下去。

　　那MCU為什么要導入DSP/FPU？

　　其一，MCU整合芯片封裝成本驟降 增加MCU功能擴充應用空間

　　以早期的SOC產品來看，搭載DSP與FPU硬件加速器是SOC產品的重要特性，其中DSP與FPU的應用方向主要以音訊、影像等處理加速運算為主，而在制程技術持續(xù)優(yōu)化，SOC的成本逐步與MCU拉近，MCU在32位元甚至64位元架構下，也開始有結合DSP或是FPU硬件加速單元的解決方案。

　　先看看MCU加上硬件加速單元的優(yōu)點，在MCU追加FPU導入，最直接的效益是早期利用MCU處理類似FPU運算內容，會因為MCU本身的運算架構限制，讓運算結果得出時間會相對拉長，而在導入硬件加速器處理浮點運算時，因為硬件呼叫或是資料傳遞就能透過硬件算出數(shù)據(jù)，MCU本身耗在浮點運算的記憶體資源可以因硬件加速整合減少至少10%。

　　其二，高階數(shù)值運算 運用硬件加速滿足設計需求

　　在實際應用中，F(xiàn)PU硬件加速器本身并無法完全解決誤差擴大問題，所以會有FPU、DSP等不同硬件加速整合架構下的應用目的考量，舉例來說，透過DSP硬件加速器，可針對特殊數(shù)據(jù)類型更高速、可靠的運算處理輸出，像是DSP可利用指令來進行多種運算，處理如快速快速傅立葉轉換（fast Fourier transform；FFT）或有限脈沖回應（Finite impulse response；FIR）進階運算中重要且耗資源的運算需求，甚至透過單周期的指令便能處理單一指令多重資料（Single Instruction Multiple Data；SIMD）運算需求，MCU在進行進階數(shù)值處理方面還可獲得進階增強效益。

　　其三，F(xiàn)PU/DSP不同硬件加速單元具互補作用

　　雖說整合FPU或DSP基本在架構與應用方向就不同，但實際上兩者分別是針對數(shù)據(jù)運算、訊號處理對應至各式演算法應用，兩者功能可以說是各有互補效用，比較難被獨立拆分。以ARM Cortex-M4來看，若僅提供DSP硬件加速處理器反而沒設置FPU浮點運算加速器反而會造成應用限制，因為在Cortex-M4應用場合如果僅有數(shù)字信號處理加速硬件支援，少了浮點運算支援，對開發(fā)需求端若碰到需要數(shù)值進階運算加速，就會造成設計上的彈性限制，或是導致還需透過外部功能芯片支援，或利用原有的運算資源因應數(shù)值進階計算需求，反而會因為數(shù)值處理效能限制了Cortex-M4的應用可能性。

　　同樣的狀況也發(fā)生在僅有FPU而沒有設置DSP的微控制器應用方案上，對DSP或是FPU應用功能是相輔相成，獨立整合對于微控制器的配置并未能產生綜效，反而會成為發(fā)展路徑的限制。

　　其四，DSP數(shù)字濾波應用 可提升感測訊號擷取品質

　　此外，在MCU整合FPU的另一個優(yōu)勢在于可在系統(tǒng)中善用其運算特性，例如，運用數(shù)字演算法進行擷取數(shù)值的數(shù)字濾波應用，針對處理訊號進一步以基于硬件加速的數(shù)字演算法進行波形或數(shù)據(jù)再處理，形成一提升數(shù)據(jù)噪訊比（SNR）的便捷作法，數(shù)字濾波器還可利用演算機制優(yōu)化提供不同程度大小的濾波效果，這在于微控制器用于感測熱門的心率、血液含氧量、運動數(shù)值等生理資訊，或是數(shù)字電表、智能電表等應用，解決末端數(shù)據(jù)因為雜訊或環(huán)境噪訊影響，倒置訊號失真的數(shù)據(jù)優(yōu)化回補效用，優(yōu)化終端取得的訊號波形信號品質，更利于后續(xù)處理或數(shù)據(jù)使用。

　　為了優(yōu)化末端應用，微控制器整合硬件加速單元也蔚為一股風潮，不只是DSP或是FPU硬件加速單元，例如就有微控制器在架構上加入了VMU硬件加速單元，處理因應馬達應用重點的三角函數(shù)數(shù)值運算需求，或是對應無線電通訊需求整合的數(shù)據(jù)分析演算支援，與現(xiàn)有FPU浮點運算硬件加速功能區(qū)隔，采取協(xié)同分工的方式加速整體微控制器的應用效能。

　　另一個微控制器整合DSP、FPU硬件加速單元的目的，其實加入硬件加速單元整合而不采行外部解決方案來組構硬件加速運算需求，其最大的優(yōu)點在于成本方面的極致優(yōu)化，因為電子電路板可以更節(jié)省載板空間，運用單一芯片就能改善運算的整體效率，而在軟件開發(fā)層面，可在整合架構下運用簡單呼叫與資料傳遞的再處理，便能滿足應用服務的數(shù)據(jù)計算產出效能要求，甚至于開發(fā)完成的成品還可運用一致性偵錯分析工具，直接針對系統(tǒng)進行全面分析與勘誤，在開發(fā)設計的效率與速度都能獲得改善。