- 微程序控制器的結(jié)構(gòu)及嵌入式FPU微指令控制模塊設(shè)計(jì)

2.2微指令存儲(chǔ)模塊

本微指令控制器的存儲(chǔ)模塊，有8bit地址輸入和64位數(shù)據(jù)輸出用于管理和控制整個(gè)FPU工作。64位微指令是控制整個(gè)系統(tǒng)所用的控制信號(hào)，其功能與狀態(tài)機(jī)相似，在本設(shè)計(jì)中通過(guò)微指令的[15：11]檢測(cè)到數(shù)據(jù)處理過(guò)程中可能出現(xiàn)的狀態(tài)，再根據(jù)不同的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)換。下面把其中主要的幾位列表如表1：

表1 微指令控制位

3.模塊的實(shí)現(xiàn)及驗(yàn)證

微程序模塊采用了從頂?shù)较碌模═op-down）設(shè)計(jì)方法，所有部件按照模塊化思想設(shè)計(jì)成IP（Intellectual Property），明確模塊間的接口信號(hào)時(shí)序，同時(shí)模塊里的邏輯控制都是用門(mén)級(jí)設(shè)計(jì)，從而優(yōu)化設(shè)計(jì)的性能。使用Synopsys公司的Design Compiler作為綜合工具，用SMIC0.18微米工藝，綜合出來(lái)的結(jié)果時(shí)鐘頻率266MHz。

系統(tǒng)采用硬件描述語(yǔ)言Verilog作為工作語(yǔ)言，使用Modelsim SE6.2完成整個(gè)仿真過(guò)程，仿真結(jié)果都完全符合IEEE754標(biāo)準(zhǔn)要求[5]，能實(shí)現(xiàn)單精度和雙精度的控制。完成后仿真并通過(guò)FPGA驗(yàn)證，這為將來(lái)流片打下了堅(jiān)實(shí)的基礎(chǔ)。

一般來(lái)講，設(shè)計(jì)驗(yàn)證方法包括兩大類(lèi)：模擬的方法和形式化的方法。本設(shè)計(jì)采用模擬的方法。模擬驗(yàn)證環(huán)境如圖3所示，運(yùn)用基于斷言的驗(yàn)證方法，主要分為三大部分：激勵(lì)部分、待測(cè)模塊和驗(yàn)證比較模塊。

圖3 模擬驗(yàn)證環(huán)境

一般情況下，激勵(lì)的生成方法有兩種：一類(lèi)是直接激勵(lì)生成；一類(lèi)是隨機(jī)激勵(lì)生成。本設(shè)計(jì)兩種方法都使用了，對(duì)于正常的加減乘除等運(yùn)算采用了隨機(jī)生成激勵(lì)（約束性隨機(jī)），而對(duì)于其他邊角情況使用了直接激勵(lì)，特別各種異常情況。輔助模塊包括指數(shù)運(yùn)算模塊、尾數(shù)運(yùn)算模塊和符號(hào)運(yùn)算模塊。比較結(jié)果輸出模塊包括運(yùn)用設(shè)計(jì)規(guī)范指定的結(jié)果與驗(yàn)證模塊輸出的結(jié)果進(jìn)行比較。

4.結(jié)論

32位FPU中微程序控制器的設(shè)計(jì)經(jīng)仿真驗(yàn)證證明它的功能是完全能滿(mǎn)足IEEE754標(biāo)準(zhǔn)的FPU的控制功能。在設(shè)計(jì)中采用了多入口地址等提高微程序控制能力的方法。為了提高電路性能，使用門(mén)級(jí)設(shè)計(jì)方法。通過(guò)布局布線(xiàn)后的結(jié)果看出，該設(shè)計(jì)規(guī)模小、速度高，非常適合嵌入式應(yīng)用。此微程序控制器可以在所有滿(mǎn)足IEEE754標(biāo)準(zhǔn)的浮點(diǎn)處理器中使用，提高了設(shè)計(jì)的效率和可靠性，加快了設(shè)計(jì)周期。

本文作者的創(chuàng)新點(diǎn)：采用微程序控制的設(shè)計(jì)方法，同時(shí)采用門(mén)級(jí)設(shè)計(jì)方法，所以規(guī)模小，速度快。通過(guò)Modelsim仿真，完全滿(mǎn)足符合IEEE754標(biāo)準(zhǔn)的浮點(diǎn)處理器的應(yīng)用。