低功耗單片機系統的設計策略解析

嵌入式系統的低功耗設計需要全面分析各方面因素，統籌規(guī)劃。在設計之初，各個因素往往是相互制約、相互影響的，一個降低系統功耗的措施有時會帶來其他方面的“負效應”。因此，降低系統整體功耗，需要仔細分析和計算。本文從硬件和應用軟件設計兩個方面，闡述一個以單片機為核心的嵌入式系統低功耗設計時所需考慮的一些問題。

在嵌入式應用中，系統的功耗越來越受到人們的重視，這一點對于需要電池供電的便攜式系統尤其明顯。降低系統功耗，延長電池的壽命，就是降低系統的運行成本。

選用具有低功耗特性的單片機可以大大降低系統功耗?？梢詮墓╇婋妷?、單片機內部結構設計、系統時鐘設計和低功耗模式等幾方面考察一款單片機的低功耗特性。

1.選用盡量簡單的CPU內核

在選擇CPU內核時切忌一味追求性能。8位機夠用，就沒有必要選用16位機，選擇的原則應該是“夠用就好”?，F在單片機的運行速度越來越快，但性能的提升往往帶來功耗的增加。一個復雜的CPU集成度高、功能強，但片內晶體管多，總漏電流大，即使進入STOP狀態(tài)，漏電流也變得不可忽視；而簡單的CPU內核不僅功耗低，成本也低。

2.選擇低電壓供電的系統

降低單片機的供電電壓可以有效地降低其功耗。當前，單片機從與TTL兼容的5V供電降低到3.3V、3V、2V乃至1.8V供電。供電電壓降下來，要歸功于半導體工藝的發(fā)展。從原來的3μm工藝到現在的0.25、0.18、0.13μm工藝，CMOS電路的門限電平閾值不斷降低。低電壓供電可以大大降低系統的工作電流，但是由于晶體管的尺寸不斷減小，管子的漏電流有增大的趨勢，這也是對降低功耗不利的一個方面。

目前，單片機系統的電源電壓仍以5V為主，而過去5年中，3V供電的單片機系統數量增加了1倍，2V供電的系統也在不斷增加。再過五年，低電壓供電的單片機數量可能會超過5V電壓供電的單片機。如此看來，供電電壓降低將是未來單片機發(fā)展的一個重要趨勢。

3.選擇帶有低功耗模式的系統

低功耗模式指的是系統的等待和停止模式。處于這類模式下的單片機功耗將大大小于運行模式下的功耗。過去傳統的單片機，在運行模式下有wait和stop兩條指令，可以使單片機進入等待或停止狀態(tài)，以達到省電的目的。

等待模式下，CPU停止工作，但系統時鐘并不停止，單片機的外圍I/O模塊也不停止工作；系統功耗一般降低有限，相當于工作模式的50%～70%。

停止模式下，系統時鐘也將停止，由外部事件中斷重新啟動時鐘系統時鐘，進而喚醒CPU繼續(xù)工作，CPU消耗電流可降到μA級。在停止模式下，CPU本身實際上已經不消耗什么電流，要想進一步減小系統功耗，就要盡量將單片機的各個I/O模塊關掉。隨著I/O模塊的逐個關閉，系統的功耗越來越小，進入停止模式的深度也越來越深。進入深度停止模式無異于關機，這時的單片機耗電可以小于20nA。其中特別要提示的是，片內RAM停止供電后，RAM中存儲的數據會丟失，也就是說，喚醒CPU后要重新對系統作初始化。因此在讓系統進入深度停止狀態(tài)前，要將重要系統參數保存在非易失性存儲器中，如EEPROM中。深度停止模式關掉了所有的I/O，可能的喚醒方式也很有限，一般只能是復位或IRQ中斷等。

保留的I/O模塊越多，系統允許的喚醒中斷源也就越多。單片機的功耗將根據保留喚醒方式的不同，降至1μA至幾十μA之間。例如，用戶可以保留外部鍵盤中斷，保留異步串行口（SCI）接收數據中斷等來喚醒CPU。保留的喚醒方式越多，系統耗電也就會多一些。其他可能的喚醒方式還有實時鐘喚醒、看門狗喚醒等。停機狀態(tài)較淺的情況下，外部晶振電路還是工作的。

以R系列單片機為例：在室溫（25℃）下，不包括I/O口的負載，以2V供電，將可編程鎖相環(huán)時鐘設為16MHz（總線時鐘8MHz），典型電流值為2.6mA，當溫度升高到85℃時，供電電流也升高到3.6mA；而采用3V供電，這一組數據升高至3.8mA和4.8mA。用2V供電，直接使用外部晶振2MHz（總線時鐘1MHz）時，典型運行電流降至450μA。在等待狀態(tài)下，因時鐘并沒有停止，耗電情況和時鐘頻率有很大關系，節(jié)省的功耗有限；而進入輕度停止（stop3），以外部中斷喚醒，電流消耗在0.5μA左右。在中度停止態(tài)（stop2），功耗可進一步降低。使用內部1kHz的時鐘，保持1個運行的時鐘，周期性喚醒CPU，所增加的電流約為0.3μA。在深度停止態(tài)（stop1），RAM的數據也不再保留，只能通過外部復位重啟系統，此時的電流消耗可降到20nA。以上數據都是在室溫下測量所得。當環(huán)境溫度升高到85℃時，電流消耗可能增加3～5倍。

4.選擇合適的時鐘方案

時鐘的選擇對于系統功耗相當敏感，設計者需要注意兩個方面的問題：

第一是系統總線頻率應當盡量低。單片機內部的總電流消耗可分為兩部分——運行電流和漏電流。理想的CMOS開關電路，在保持輸出狀態(tài)不變時，是不消耗功率的。例如，典型的CMOS反相器電路，當輸入端為零時，輸出端為1，P晶體管導通，N晶體管截止，沒有電流流過。而實際上，由于N晶體管存在一定漏電流，且隨集成度提高，管基越薄，漏電流會加大。溫度升高，CMOS翻轉閾電壓會降低，而漏電流則隨環(huán)境溫度的增高變大。在單片機運行時，開關電路不斷由“1”變“0”、由“0”變“1”，消耗的功率是由單片機運行引起的，我們稱之為“運行電流”。在兩只晶體管互相變換導通、截止狀態(tài)時，由于兩只管子的開關延遲時間不可能完全一致，在某一瞬間會有兩只管子同時導通的情況，此時電源到地之間會有一個瞬間較大的電流，這是單片機運行電流的主要來源?？梢钥闯觯\行電流幾乎是和單片機的時鐘頻率成正比的，因此盡量降低系統時鐘的運行頻率可以有效地降低系統功耗。