基于80C196KB單片機(jī)在實(shí)時(shí)數(shù)據(jù)采集顯示系統(tǒng)中的應(yīng)用設(shè)計(jì)

1 引言

數(shù)據(jù)采集是分析模擬信號(hào)量數(shù)據(jù)的有效方法。而實(shí)時(shí)顯示數(shù)據(jù)是自動(dòng)化檢測(cè)系統(tǒng)的現(xiàn)實(shí)需求。在測(cè)試空空導(dǎo)彈導(dǎo)引頭的過(guò)程中，導(dǎo)引頭的響應(yīng)信號(hào)包括內(nèi)部二次電源信號(hào)和模擬量電壓信號(hào)。檢測(cè)過(guò)程中要求檢測(cè)系統(tǒng)實(shí)時(shí)顯示導(dǎo)引頭的工作狀態(tài)，顯示二次電源和模擬量響應(yīng)電壓信號(hào)，判斷導(dǎo)引頭性能，同時(shí)保證在非常情況下人為對(duì)導(dǎo)引頭做出應(yīng)急處理，保護(hù)導(dǎo)引頭。對(duì)于模擬量電壓信號(hào)，通常采用模數(shù)轉(zhuǎn)換、事后數(shù)據(jù)標(biāo)定的方法實(shí)現(xiàn)。根據(jù)現(xiàn)實(shí)需求，研制相應(yīng)檢測(cè)系統(tǒng)可作為導(dǎo)引頭日常維護(hù)和修理的重要工具。這里介紹一種基于單片機(jī)和CPLD的實(shí)時(shí)數(shù)據(jù)采集顯示系統(tǒng)設(shè)計(jì)方案。

2 系統(tǒng)構(gòu)成

該系統(tǒng)中待采集顯示電壓信號(hào)共16路，動(dòng)態(tài)電壓范圍為－22~+27 V。由于這些電壓信號(hào)變化頻率較低，或者認(rèn)為頻率無(wú)變化，且檢測(cè)系統(tǒng)只關(guān)心其電壓值，所以在低采樣率下就可滿足系統(tǒng)要求。根據(jù)需求，系統(tǒng)設(shè)計(jì)的采樣率即顯示刷新速率在1．56 k／s以上。

采用單片機(jī)80C196KB和可編程邏輯器件EPM7128SLC為核心控制器，以80C196KB內(nèi)部集成A/D轉(zhuǎn)換器作為模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)16路電壓信號(hào)的實(shí)時(shí)數(shù)據(jù)采集、顯示、控制。該系統(tǒng)總體設(shè)計(jì)結(jié)構(gòu)框圖如圖1所示。

?

整個(gè)系統(tǒng)主要由信號(hào)預(yù)處理、信號(hào)選通、單片機(jī)采集、雙機(jī)數(shù)據(jù)傳輸以及數(shù)據(jù)處理顯示等模塊構(gòu)成。其中，信號(hào)選通模塊由CPLD和多路模擬選擇器組成。

3 系統(tǒng)硬件電路設(shè)計(jì)

3．1 信號(hào)預(yù)處理電路

由于待采集電壓信號(hào)輸入動(dòng)態(tài)范圍較寬，且極性各異，對(duì)于單片機(jī)A／D轉(zhuǎn)換器來(lái)說(shuō)，需要調(diào)理到能夠采集的電壓范圍闈0~5 V，所以要統(tǒng)一調(diào)理采集信號(hào)，如圖2所示。

圖2中運(yùn)放LM224和MC1556均采用雙電壓供電，以提高動(dòng)態(tài)信號(hào)輸入范圍；電阻均采用精度為0．1％的精密型金屬膜電阻，以提高電壓轉(zhuǎn)換精度。

在二級(jí)電壓凋理過(guò)程中，MC1556同相輸人端采用穩(wěn)壓電路以減少長(zhǎng)時(shí)間通電情況下溫度升高對(duì)系統(tǒng)產(chǎn)生的不良影響。南于電壓跟隨器具有輸入阻抗大和輸出驅(qū)動(dòng)能力強(qiáng)的特點(diǎn)，故在預(yù)處理電路的輸入端和輸出端均采用電壓跟隨電路。

3．2 信號(hào)選通電路

ADG508A是一款8通道CMOS模擬多路選擇器，具有高速轉(zhuǎn)換速度和低內(nèi)阻特性，通道切換具有防短路功能。在CPLD控制下，它可對(duì)采集信號(hào)進(jìn)行有序通道切換，配合單片機(jī)進(jìn)行數(shù)據(jù)采集。

EPM7128SLC是一款A(yù)hera公司生產(chǎn)的CPLD，其容量為128個(gè)宏單元，采用硬件描述語(yǔ)言VHDL對(duì)CPLD編程設(shè)置實(shí)現(xiàn)信號(hào)的選通控制。首先編寫分頻器模塊對(duì)1 MHz晶體振蕩器進(jìn)行20分頻，輸出2路相位相錯(cuò)、周期為20 μs的矩形同步信號(hào)。其中一路信號(hào)經(jīng)D觸發(fā)器進(jìn)行2分頻，得到占空比50％、周期為40μs的方波信號(hào)；然后編寫信號(hào)選通控制模塊。此模塊根據(jù)方波信號(hào)和另一路同步信號(hào)循環(huán)輸出控制信號(hào)，兩模塊都在MuxPlus-II環(huán)境下開發(fā)，CPLD控制信號(hào)時(shí)序仿真結(jié)果如圖3所示，其中，信號(hào)FRM和ROAD是單片機(jī)主程序運(yùn)行的勤務(wù)信號(hào)；CS1和CS2是2片ADG508A的片選信號(hào)：A0、A1和A2則是ADG508A通道選通控制信號(hào)。

3．3 單片機(jī)采集電路

80C196KB是Intel公司生產(chǎn)的一款16位CMOS單片機(jī)，片內(nèi)集成有8路A／D轉(zhuǎn)換器，該轉(zhuǎn)換器包括一個(gè)8通道多路模擬開關(guān)，采樣保持電路和10位A／D轉(zhuǎn)換器。由于該系統(tǒng)外部有多路選擇器，故內(nèi)部無(wú)需通道轉(zhuǎn)換，采用一個(gè)ACH0通道即可完成數(shù)據(jù)采集。對(duì)于采用12 MHz晶振的單片機(jī)系統(tǒng)，完成一次A／D轉(zhuǎn)換需22μs。80C196KB的A／D轉(zhuǎn)換器采用逐次逼近的方法完成模擬量到數(shù)字量的轉(zhuǎn)換，基準(zhǔn)電壓設(shè)定非常關(guān)鍵，內(nèi)部阻容網(wǎng)絡(luò)將基準(zhǔn)電壓Vref等分為1 024個(gè)階梯，每級(jí)為Vref／1 024 V。通過(guò)與基準(zhǔn)電壓比較，可得到10位數(shù)據(jù)轉(zhuǎn)換結(jié)果，其中基準(zhǔn)電壓的精度以及穩(wěn)定度直接影響到測(cè)量結(jié)果的絕對(duì)精度。因此在電路中Vref采用單獨(dú)電源供電并通過(guò)基準(zhǔn)穩(wěn)壓源如LM136的5 V提高精度及穩(wěn)定度。

80C196KB通過(guò)判斷ROAD信號(hào)在其上升沿讀取上次A／D轉(zhuǎn)換結(jié)果，同時(shí)啟動(dòng)A／D轉(zhuǎn)換器轉(zhuǎn)換下一路信號(hào)，該單片機(jī)用FRM信號(hào)作為非屏蔽中斷使計(jì)數(shù)器DXL歸零，主程序循環(huán)一次，保證對(duì)16路通道信號(hào)的時(shí)分復(fù)用采集。單片機(jī)80C196KB程序流程如圖4所示。

3．4 雙機(jī)數(shù)據(jù)傳輸

為達(dá)到采集數(shù)據(jù)的實(shí)時(shí)可控性，系統(tǒng)設(shè)計(jì)雙機(jī)通信接口作為單片機(jī)A／D轉(zhuǎn)換數(shù)據(jù)向計(jì)算機(jī)傳輸?shù)耐ǖ?。?jì)算機(jī)采用WDM下的EPP模式通信，速度達(dá)500 KB／s～2 MB／s。使用雙端口RAM IDT7130作為主要元件，通過(guò)通信接口，單片機(jī)將A／D轉(zhuǎn)換數(shù)據(jù)存入雙端口RAM中，計(jì)算機(jī)則實(shí)時(shí)顯示從雙端口RAM中讀取的數(shù)據(jù)。單片機(jī)通過(guò)雙端口RAM IDT7130的A端口進(jìn)行寫操作，計(jì)算機(jī)則通過(guò)B端口進(jìn)行讀操作。握手信號(hào)由單片機(jī)通過(guò)對(duì)ROAD信號(hào)計(jì)數(shù)產(chǎn)生，二者可異步讀寫操作，實(shí)現(xiàn)數(shù)據(jù)交換。圖5為單片機(jī)與計(jì)算機(jī)接口電路。
?

4 系統(tǒng)軟件設(shè)計(jì)

4．1 數(shù)據(jù)標(biāo)定

在給定Vref=5 V，設(shè)單片機(jī)采集端口輸入電壓為Vin與之相對(duì)應(yīng)的A／D轉(zhuǎn)換數(shù)字量為X，則X=1 024 Vin/5V。對(duì)于線性變換預(yù)處理電路可采用Y=5KX／1 024，其中，Y表示電壓實(shí)測(cè)值，X表示與Y對(duì)應(yīng)的A／D轉(zhuǎn)換值，K為放大器增益。令K=Ymax/5 V，其中Ymax表示待測(cè)量電壓的最大值。為保證采集精度，應(yīng)先計(jì)算Ymax，以保持足夠的A／D轉(zhuǎn)換有效數(shù)字。以待采集電壓0~27 V為例，預(yù)處理電路增益為27／5=5．4。

4．2 實(shí)時(shí)顯示

讀數(shù)及顯示軟件在VC++6．0環(huán)境下編寫，使用對(duì)話框模式，并口采用WDM驅(qū)動(dòng)方式。軟件運(yùn)行時(shí)直接打開驅(qū)動(dòng)設(shè)備，同時(shí)使用AfxBeginThread()函數(shù)生成一個(gè)新線程，其控制線程函數(shù)實(shí)時(shí)更新讀取并顯示數(shù)據(jù)。由于單片機(jī)采用1O位A／D轉(zhuǎn)換器，所以一次轉(zhuǎn)換結(jié)果分兩次傳輸，分別為高位和低位傳輸。并口數(shù)據(jù)傳輸也采用8位方式。上位機(jī)在讀取數(shù)據(jù)后，2組數(shù)據(jù)經(jīng)移位、加法運(yùn)算后得出一個(gè)完整數(shù)據(jù)，標(biāo)定后在計(jì)算機(jī)界面顯示。

5 結(jié)論

實(shí)踐證明，該實(shí)時(shí)采集顯示系統(tǒng)完全滿足導(dǎo)引頭的檢測(cè)需求。采集電壓精度可達(dá)mV級(jí)，刷新率在1．56 k／s以上。該系統(tǒng)采用單片機(jī)和CPLD技術(shù)，電路設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單，實(shí)際應(yīng)用可靠性高、通用性強(qiáng)、使用靈活，且采集通道具有擴(kuò)展性。但在電路設(shè)計(jì)過(guò)程中應(yīng)注意：由于系統(tǒng)既有模擬電路又有數(shù)字電路，所以合理布線對(duì)系統(tǒng)至關(guān)重要，應(yīng)采取合理布線措施以保證基準(zhǔn)地線的穩(wěn)定性，從而提高采集精度。