基于AVR單片機(jī)USART與PC機(jī)的串行通信

PC機(jī)發(fā)送字符給單片機(jī)控制發(fā)光管亮，同時將其傳回PC機(jī)，其中單片機(jī)的發(fā)送和接收都采用查詢方式

1、USART的主要特點(diǎn)

通用同步和異步串行接收器和轉(zhuǎn)發(fā)器（USART） 是一個高度靈活的串行通訊設(shè)備。主要特點(diǎn)為：

全雙工操作（ 獨(dú)立的串行接收和發(fā)送寄存器）

異步或同步操作

主機(jī)或從機(jī)提供時鐘的同步操作

高精度的波特率發(fā)生器

支持5， 6， 7， 8， 或9 個數(shù)據(jù)位和1 個或2 個停止位

支持的奇偶校驗(yàn)操作

數(shù)據(jù)過速檢測？ 幀錯誤檢測

噪聲濾波，包括錯誤的起始位檢測，以及數(shù)字低通濾波器?三個獨(dú)立的中斷：發(fā)送結(jié)束中斷， 發(fā)送數(shù)據(jù)寄存器空中斷，以及接收結(jié)束中斷

多處理器通訊模式

倍速異步通訊模式

2、異步串行收發(fā)器

USART 分為了三個主要部分： 時鐘發(fā)生器，發(fā)送器和接收器?？刂萍拇嫫饔扇?span style="text-indent: 2em;">個單元共享。時鐘發(fā)生器包含同步邏輯，通過它將波特率發(fā)生器及為從機(jī)同步操作所使用的外部輸入時鐘同步起來。XCK （ 發(fā)送器時鐘） 引腳只用于同步傳輸模式。發(fā)送器包括一個寫緩沖器，串行移位寄存器，奇偶發(fā)生器以及處理不同的幀格式所需的控制邏輯。寫緩沖器可以保持連續(xù)發(fā)送數(shù)據(jù)而不會在數(shù)據(jù)幀之間引入延遲。由于接收器具有時鐘和數(shù)據(jù)恢復(fù)單元，它是USART 模塊中最復(fù)雜的?；謴?fù)單元用于異步數(shù)據(jù)的接收。除了恢復(fù)單元，接收器還包括奇偶校驗(yàn)，控制邏輯，移位寄存器和一個兩級接收緩沖器UDR。接收器支持與發(fā)送器相同的幀格式，而且可以檢測幀錯誤，數(shù)據(jù)過速和奇偶校驗(yàn)錯誤。

3、時鐘產(chǎn)生

1）USART支持4種模式的時鐘

時鐘產(chǎn)生邏輯為發(fā)送器和接收器產(chǎn)生基礎(chǔ)時鐘。USART 支持4 種模式的時鐘：正常的異步模式，倍速的異步模式，主機(jī)同步模式，以及從機(jī)同步模式。USART 控制位UMSEL和狀態(tài)寄存器C （UCSRC） 用于選擇異步模式和同步模式。倍速模式（ 只適用于異步模式） 受控于UCSRA 寄存器的U2X。使用同步模式 （UMSEL = 1） 時，XCK 的數(shù)據(jù)方向寄存器（DDR_XCK）決定時鐘源是由內(nèi)部產(chǎn)生（主機(jī)模式）還是由外部生產(chǎn)（從機(jī)模式）。僅在同步模式下XCK 有效。

2）內(nèi)部時鐘用于異步模式和同步主機(jī)模式

USART 的波特率寄存器UBRR 和降序計(jì)數(shù)器相連接，一起構(gòu)成可編程的預(yù)分頻器或波特率發(fā)生器。降序計(jì)數(shù)器對系統(tǒng)時鐘計(jì)數(shù)，當(dāng)其計(jì)數(shù)到零或UBRRL 寄存器被寫時，會自動裝入UBRR 寄存器的值。當(dāng)計(jì)數(shù)到零時產(chǎn)生一個時鐘，該時鐘作為波特率發(fā)生器的輸出時鐘，輸出時鐘的頻率為fosc/（UBRR+1）。發(fā)生器對波特率發(fā)生器的輸出時鐘進(jìn)行2、8或16 的分頻，具體情況取決于工作模式。波特率發(fā)生器的輸出被直接用于接收器與數(shù)據(jù)恢復(fù)單元。數(shù)據(jù)恢復(fù)單元使用了一個有2、8或16個狀態(tài)的狀態(tài)機(jī)，具體狀態(tài)數(shù)由UMSEL、U2X 與 DDR_XCK 位設(shè)定的工作模式?jīng)Q定。Table 60 給出了計(jì)算波特率（位/秒）以及計(jì)算每一種使用內(nèi)部時鐘源工作模式的UBRR值的公式。

3）倍速工作模式

通過設(shè)定UCSRA 寄存器的U2X 可以使傳輸速率加倍。該位只對異步工作模式有效。當(dāng)工作在同步模式時，設(shè)置該位為“0”。設(shè)置該位把波特率分頻器的分頻值從16 降到8，使異步通信的傳輸速率加倍。此時接收器只使用一半的采樣數(shù)對數(shù)據(jù)進(jìn)行采樣及時鐘恢復(fù)，因此在該模式下需要更精確的系統(tǒng)時鐘與更精確的波特率設(shè)置。發(fā)送器則沒有這個要求。

4）外部時鐘（這些東西感覺都是扯淡的~~呵呵）

同步從機(jī)操作模式由外部時鐘驅(qū)動，如Figure 70 所示。

輸入到XCK 引腳的外部時鐘由同步寄存器進(jìn)行采樣，用以提高穩(wěn)定性。同步寄存器的輸出通過一個邊沿檢測器，然后應(yīng)用于發(fā)送器與接收器。這一過程引入了兩個CPU 時鐘周期的延時，因此外部XCK 的最大時鐘頻率由以下公式限制：fsck要注意fosc 由系統(tǒng)時鐘的穩(wěn)定性決定，為了防止因頻率漂移而丟失數(shù)據(jù)，建議保留足夠的裕量。

5）同步時鐘操作

使用同步模式時（UMSEL = 1）XCK 引腳被用于時鐘輸入（ 從機(jī)模式） 或時鐘輸出（ 主機(jī)模式）。時鐘的邊沿、數(shù)據(jù)的采樣與數(shù)據(jù)的變化之間的關(guān)系的基本規(guī)律是：在改變數(shù)據(jù)輸出端TxD 的XCK 時鐘的相反邊沿對數(shù)據(jù)輸入端RxD 進(jìn)行采樣。

4、幀格式

串行數(shù)據(jù)幀由數(shù)據(jù)字加上同步位（ 開始位與停止位） 以及用于糾錯的奇偶校驗(yàn)位構(gòu)成。

1）數(shù)據(jù)幀格式

？ 1 個起始位

？ 5、 6、 7、 8 或9 個數(shù)據(jù)位

？ 無校驗(yàn)位、奇校驗(yàn)或偶校驗(yàn)位

？ 1或2 個停止位

數(shù)據(jù)幀以起始位開始；緊接著是數(shù)據(jù)字的最低位，數(shù)據(jù)字最多可以有9 個數(shù)據(jù)位，以數(shù)據(jù)的最高位結(jié)束。如果使能了校驗(yàn)位，校驗(yàn)位將緊接著數(shù)據(jù)位，最后是結(jié)束位。當(dāng)一個完整的數(shù)據(jù)幀傳輸后，可以立即傳輸下一個新的數(shù)據(jù)幀，或使傳輸線處于空閑狀態(tài)。Figure72 所示為可能的數(shù)據(jù)幀結(jié)構(gòu)組合。括號中的位是可選的。

數(shù)據(jù)幀的結(jié)構(gòu)由UCSRB 和 UCSRC 寄存器中的UCSZ2:0、 UPM1:0、USBS 設(shè)定。接收與發(fā)送使用相同的設(shè)置。設(shè)置的任何改變都可能破壞正在進(jìn)行的數(shù)據(jù)傳送與接收。USART的字長位UCSZ2:0確定了數(shù)據(jù)幀的數(shù)據(jù)位數(shù)；校驗(yàn)?zāi)Ｊ轿籙PM1:0用于使能與決定校驗(yàn)的類型； USBS 位設(shè)置幀有一位或兩位結(jié)束位。接收器忽略第二個停止位，因此幀錯誤（FE） 只在第一個結(jié)束位為”0” 時被檢測到。

2）校驗(yàn)位的計(jì)算

校驗(yàn)位的計(jì)算是對數(shù)據(jù)的各個位進(jìn)行異或運(yùn)算。如果選擇了奇校驗(yàn)，則異或結(jié)果還需要取反。校驗(yàn)位與數(shù)據(jù)位的關(guān)系如下：

注意：校驗(yàn)位位于最后一個數(shù)據(jù)位與第一個停止位之間。

5、USART的寄存器及設(shè)置

1）USART I/O數(shù)據(jù)寄存器

USART 發(fā)送數(shù)據(jù)緩沖寄存器和USART 接收數(shù)據(jù)緩沖寄存器共享相同的I/O 地址，稱為USART 數(shù)據(jù)寄存器或UDR。將數(shù)據(jù)寫入UDR 時實(shí)際操作的是發(fā)送數(shù)據(jù)緩沖器存器（TXB），讀UDR 時實(shí)際返回的是接收數(shù)據(jù)緩沖寄存器（RXB） 的內(nèi)容。在5、6、7 比特字長模式下，未使用的高位被發(fā)送器忽略，而接收器則將它們設(shè)置為0。只有當(dāng)UCSRA寄存器的UDRE標(biāo)志置位后才可以對發(fā)送緩沖器進(jìn)行寫操作。如果UDRE沒有置位，那么寫入UDR 的數(shù)據(jù)會被USART 發(fā)送器忽略。當(dāng)數(shù)據(jù)寫入發(fā)送緩沖器后，若移位寄存器為空，發(fā)送器將把數(shù)據(jù)加載到發(fā)送移位寄存器。然后數(shù)據(jù)串行地從TxD 引腳輸出。接收緩沖器包括一個兩級FIFO，一旦接收緩沖器被尋址FIFO 就會改變它的狀態(tài)。因此不要對這一存儲單元使用讀- 修改- 寫指令（SBI 和CBI）。使用位查詢指令（SBIC 和SBIS）時也要小心，因?yàn)檫@也有可能改變FIFO 的狀態(tài)

2）USART控制和狀態(tài)寄存器A

？ Bit 7 – RXC： USART 接收結(jié)束

接收緩沖器中有未讀出的數(shù)據(jù)時RXC 置位，否則清零。接收器禁止時，接收緩沖器被刷新，導(dǎo)致RXC 清零。RXC 標(biāo)志可用來產(chǎn)生接收結(jié)束中斷（ 見對RXCIE 位的描述）。？ Bit 6 – TXC： USART 發(fā)送結(jié)束發(fā)送移位緩沖器中的數(shù)據(jù)被送出，且當(dāng)發(fā)送緩沖器 （UDR） 為空時TXC 置位。執(zhí)行發(fā)送結(jié)束中斷時TXC 標(biāo)志自動清零，也可以通過寫1 進(jìn)行清除操作。TXC 標(biāo)志可用來產(chǎn)生發(fā)送結(jié)束中斷（ 見對TXCIE 位的描述）。？ Bit 5 – UDRE： USART 數(shù)據(jù)寄存器空UDRE標(biāo)志指出發(fā)送緩沖器（UDR）是否準(zhǔn)備好接收新數(shù)據(jù)。UDRE為1說明緩沖器為空，已準(zhǔn)備好進(jìn)行數(shù)據(jù)接收。UDRE標(biāo)志可用來產(chǎn)生數(shù)據(jù)寄存器空中斷（見對UDRIE位的描述）。復(fù)位后UDRE 置位，表明發(fā)送器已經(jīng)就緒。？ Bit 4 – FE： 幀錯誤如果接收緩沖器接收到的下一個字符有幀錯誤，即接收緩沖器中的下一個字符的第一個停止位為0，那么FE 置位。這一位一直有效直到接收緩沖器（UDR） 被讀取。當(dāng)接收到的停止位為1 時， FE 標(biāo)志為0。對UCSRA 進(jìn)行寫入時，這一位要寫0。？ Bit 3 – DOR： 數(shù)據(jù)溢出數(shù)據(jù)溢出時DOR 置位。當(dāng)接收緩沖器滿（ 包含了兩個數(shù)據(jù)），接收移位寄存器又有數(shù)據(jù)，若此時檢測到一個新的起始位，數(shù)據(jù)溢出就產(chǎn)生了。這一位一直有效直到接收緩沖器（UDR） 被讀取。對UCSRA 進(jìn)行寫入時，這一位要寫0。？ Bit 2 – PE： 奇偶校驗(yàn)錯誤當(dāng)奇偶校驗(yàn)使能（UPM1 = 1），且接收緩沖器中所接收到的下一個字符有奇偶校驗(yàn)錯誤時UPE 置位。這一位一直有效直到接收緩沖器 （UDR） 被讀取。對UCSRA 進(jìn)行寫入時，這一位要寫0。？ Bit 1 – U2X： 倍速發(fā)送這一位僅對異步操作有影響。使用同步操作時將此位清零。此位置1 可將波特率分頻因子從16 降到8，從而有效的將異步通信模式的傳輸速率加倍。？ Bit 0 – MPCM： 多處理器通信模式設(shè)置此位將啟動多處理器通信模式。MPCM 置位后， USART 接收器接收到的那些不包含地址信息的輸入幀都將被忽略。發(fā)送器不受MPCM設(shè)置的影響。

3）USART控制和狀態(tài)寄存器B

？ Bit 7 – RXCIE： 接收結(jié)束中斷使能

置位后使能RXC 中斷。當(dāng)RXCIE 為1，全局中斷標(biāo)志位SREG 置位， UCSRA 寄存器的RXC 亦為1 時可以產(chǎn)生USART 接收結(jié)束中斷。？ Bit 6 – TXCIE： 發(fā)送結(jié)束中斷使能置位后使能TXC 中斷。當(dāng)TXCIE 為1，全局中斷標(biāo)志位SREG 置位，UCSRA 寄存器的TXC 亦為1 時可以產(chǎn)生USART 發(fā)送結(jié)束中斷。？ Bit 5 – UDRIE： USART 數(shù)據(jù)寄存器空中斷使能置位后使能UDRE 中斷。當(dāng)UDRIE 為1，全局中斷標(biāo)志位SREG 置位，UCSRA 寄存器的UDRE 亦為1 時可以產(chǎn)生USART 數(shù)據(jù)寄存器空中斷。

？ Bit 4 – RXEN： 接收使能

置位后將啟動USART 接收器。RxD 引腳的通用端口功能被USART 功能所取代。禁止接收器將刷新接收緩沖器，并使 FE、DOR 及PE 標(biāo)志無效。

？ Bit 3 – TXEN： 發(fā)送使能

置位后將啟動將啟動USART 發(fā)送器。TxD 引腳的通用端口功能被USART 功能所取代。TXEN 清零后，只有等到所有的數(shù)據(jù)發(fā)送完成后發(fā)送器才能夠真正禁止，即發(fā)送移位寄存器與發(fā)送緩沖寄存器中沒有要傳送的數(shù)據(jù)。發(fā)送器禁止后，TxD引腳恢復(fù)其通用I/O功能。

？ Bit 2 – UCSZ2： 字符長度

UCSZ2與UCSRC寄存器的UCSZ1:0結(jié)合在一起可以設(shè)置數(shù)據(jù)幀所包含的數(shù)據(jù)位數(shù)（字符長度）。

？ Bit 1 – RXB8： 接收數(shù)據(jù)位 8

對9 位串行幀進(jìn)行操作時，RXB8 是第9 個數(shù)據(jù)位。讀取UDR 包含的低位數(shù)據(jù)之前首先要讀取RXB8。

？ Bit 0 – TXB8： 發(fā)送數(shù)據(jù)位8

對9 位串行幀進(jìn)行操作時，TXB8 是第9 個數(shù)據(jù)位。寫UDR 之前首先要對它進(jìn)行寫操作。