解決軟件和硬件接口問(wèn)題的嵌入式系統(tǒng)設(shè)計(jì)實(shí)例

嵌入式系統(tǒng)設(shè)計(jì)中，軟件和硬件的接口問(wèn)題經(jīng)常困擾軟件開(kāi)發(fā)工程師。正確理解接口在處理器與高級(jí)語(yǔ)言開(kāi)發(fā)環(huán)境方面的約束條件，可以加速整個(gè)系統(tǒng)設(shè)計(jì)，并為改進(jìn)系統(tǒng)的質(zhì)量、性能和可靠性以及縮短開(kāi)發(fā)周期和減少成本提供保證，本文從兩個(gè)設(shè)計(jì)實(shí)例的比較入手，介紹了嵌入式系統(tǒng)的設(shè)計(jì)原則以及關(guān)于寄存器及其域的種種考慮。

嵌入式系統(tǒng)設(shè)計(jì)通常分為兩個(gè)部分：硬件設(shè)計(jì)和軟件開(kāi)發(fā)。這兩部分任務(wù)通常由不同的設(shè)計(jì)小組負(fù)責(zé)，相互間很少有覆蓋的地方。由于軟件小組很少涉足前面的硬件設(shè)計(jì)，采用這種方式進(jìn)行開(kāi)發(fā)經(jīng)常會(huì)遇到問(wèn)題，特別是硬件與軟件開(kāi)發(fā)環(huán)境之間的接口性能較差時(shí)，會(huì)導(dǎo)致系統(tǒng)開(kāi)發(fā)時(shí)間延長(zhǎng)、開(kāi)發(fā)成本提高，最終推遲產(chǎn)品的上市。

最理想的解決方案是軟件小組參與硬件設(shè)計(jì)，但是在時(shí)間安排、資金和人員方面往往又是不實(shí)際的。一種變通的方法是創(chuàng)建一套硬件接口規(guī)范來(lái)加速軟件開(kāi)發(fā)流程。從軟件開(kāi)發(fā)者的角度來(lái)理解最優(yōu)化的硬件接口設(shè)計(jì)能有效地防止軟件開(kāi)發(fā)中出現(xiàn)不必要的硬件問(wèn)題，這種方法對(duì)硬件設(shè)計(jì)流程造成的影響也很小。

嵌入式系統(tǒng)結(jié)構(gòu)的一般模型

從系統(tǒng)角度看，嵌入式系統(tǒng)是多種系統(tǒng)要素之間的很多接口的集合，這里羅列的主要資源是系統(tǒng)處理器。處理器接口可以分成兩大類(lèi)，分別標(biāo)識(shí)為本地總線(xiàn)和硬件總線(xiàn)。值得注意的是，本文中的總線(xiàn)是根據(jù)處理器利用資源時(shí)的訪(fǎng)問(wèn)類(lèi)型單獨(dú)定義的，與具體的硬件連接沒(méi)有對(duì)應(yīng)關(guān)系。

本地總線(xiàn)是資源與處理器之間的接口總線(xiàn)，它允許無(wú)限制的連續(xù)訪(fǎng)問(wèn)。無(wú)限制訪(fǎng)問(wèn)意味著處理器能夠利用其內(nèi)部數(shù)據(jù)類(lèi)型(如字節(jié)、字和雙字)訪(fǎng)問(wèn)一個(gè)資源的所有要素；連續(xù)訪(fǎng)問(wèn)是指所有資源要素占用的資源地址空間是連續(xù)的，中間沒(méi)有任何間隔。RAM和EPROM就是與本地總線(xiàn)接口的常見(jiàn)范例。

硬件總線(xiàn)與資源的連接通常有某些限制，如大小、位置、尋址、地址空間或重定位等。只接受字寫(xiě)入的I/O端口，或者使用前必須先作映射的PCI總線(xiàn)上的外圍芯片是硬件總線(xiàn)接口的一些實(shí)例。采用硬件總線(xiàn)連接對(duì)軟件設(shè)計(jì)工程師訪(fǎng)問(wèn)資源有一定的限制，可能在軟件設(shè)計(jì)、開(kāi)發(fā)和集成過(guò)程中產(chǎn)生復(fù)雜代碼和代碼錯(cuò)誤。

正確的硬件總線(xiàn)接口設(shè)計(jì)能夠加快軟件設(shè)計(jì)進(jìn)程，通常也能加快硬件驗(yàn)證速度。本文重點(diǎn)介紹與可編程邏輯資源相連接的硬件總線(xiàn)的設(shè)計(jì)與實(shí)現(xiàn)。

系統(tǒng)定義的實(shí)例

這里考慮兩種不同的硬件實(shí)現(xiàn)方式。該系統(tǒng)是處理器控制的三軸伺服系統(tǒng)，本部分的系統(tǒng)設(shè)計(jì)僅限于位置反饋控制的設(shè)計(jì)，因此有助于我們專(zhuān)注于硬件接口的實(shí)現(xiàn)。

該系統(tǒng)的兩種實(shí)現(xiàn)方式都實(shí)現(xiàn)了處理器與用戶(hù)ASIC(或FPGA)的接口，從而為三軸伺服提供驅(qū)動(dòng)與反饋信息。每個(gè)系統(tǒng)中的ASIC必須利用32位數(shù)據(jù)總線(xiàn)使處理器與三套驅(qū)動(dòng)/反饋資源連接。每種資源包含有一個(gè)帶符號(hào)的10位驅(qū)動(dòng)寄存器、一個(gè)帶符號(hào)的8位位置寄存器和一個(gè)3位的錯(cuò)誤狀態(tài)寄存器，任何一個(gè)位置位都表示一種錯(cuò)誤狀態(tài)，由它產(chǎn)生軸驅(qū)動(dòng)(axis drive)的關(guān)閉信息。

圖1和圖2表示了一種寄存器接口的可能實(shí)現(xiàn)方式，分別標(biāo)識(shí)為系統(tǒng)實(shí)現(xiàn)A和系統(tǒng)實(shí)現(xiàn)B。為了描述方便，后文以系統(tǒng)A和系統(tǒng)B分別指代這兩種實(shí)現(xiàn)。

當(dāng)采用VHDL(或其它高級(jí)硬件設(shè)計(jì)方法)實(shí)現(xiàn)時(shí)，這兩種硬件接口的設(shè)計(jì)復(fù)雜性幾乎是相等的。系統(tǒng)A顯得稍微高效些，因?yàn)槠浼拇嫫鞯刂纷g碼相對(duì)簡(jiǎn)單些，所采用的硬件數(shù)量也比系統(tǒng)B少。為了減少與處理器接口的可編程器件中邏輯單元的數(shù)量，大多數(shù)硬件設(shè)計(jì)工程師會(huì)選擇系統(tǒng)A的實(shí)現(xiàn)方式。

表1所示的偽隨機(jī)碼為軸驅(qū)動(dòng)程序，可用于A(yíng)、B兩個(gè)系統(tǒng)。偽隨機(jī)碼設(shè)計(jì)用于基于先進(jìn)處理器的系統(tǒng)實(shí)現(xiàn)，并運(yùn)行于實(shí)時(shí)操作系統(tǒng)，以通用軸控制程序的三份獨(dú)立挎貝(或任務(wù)實(shí)例)實(shí)現(xiàn)軸的控制。當(dāng)使用系統(tǒng)A中定義的接口時(shí)只需偽隨機(jī)碼中那些帶星號(hào)的代碼行。

很明顯，即使在代碼原型階段系統(tǒng)B所需的代碼也比系統(tǒng)A少很多。系統(tǒng)B中的硬件設(shè)計(jì)要稍微復(fù)雜一些，但能減輕軟件開(kāi)發(fā)的負(fù)擔(dān)。后文將回顧這兩個(gè)實(shí)例系統(tǒng)和偽隨機(jī)碼。

在閱讀本文時(shí)，硬件設(shè)計(jì)工程師可能會(huì)產(chǎn)生這個(gè)問(wèn)題：“為什么第一個(gè)設(shè)計(jì)的效率要比第二個(gè)低？”。兩種實(shí)現(xiàn)方式控制軸向操作的參數(shù)是相同的，而第一種方法所需的可編程硬件器件數(shù)量顯然要比第二種少。為了正確回答這個(gè)問(wèn)題，設(shè)計(jì)工程師必須從系統(tǒng)的角度來(lái)看待這個(gè)設(shè)計(jì)，而不是硬件設(shè)計(jì)工程師慣用的“邏輯門(mén)”角度。下一部分將闡述硬件設(shè)計(jì)工程師開(kāi)發(fā)系統(tǒng)硬件接口時(shí)常會(huì)遇到的一些概念，將進(jìn)一步討論這些技術(shù)，并檢查將這些概念應(yīng)用于實(shí)例系統(tǒng)設(shè)計(jì)后的結(jié)果。