將FPGA技術(shù)與mcu相結(jié)合單芯片解決方案

　　嵌入式設(shè)計(jì)人員花費(fèi)大量時(shí)間為手頭的任務(wù)尋找合適的微控制器 （MCU）。通常，空間是一種約束，原始性能、I/O、內(nèi)存資源、功耗和外圍設(shè)備的正確組合成為尋找合適的圣杯。

　　如果您具有特定設(shè)計(jì)所需的特殊邏輯，則搜索會(huì)變得更加復(fù)雜。也許這是一種“秘方”，您的公司比任何人都知道如何做得更好，并使最終產(chǎn)品脫穎而出。在這種情況下，很可能沒(méi)有人按照您想要的方式制造 MCU。

　　還有另一種選擇：協(xié)同 MCU 和 FPGA 配對(duì)。高度密集的 FPGA 可以吸收如此多的邏輯，以至于它們可以與微控制器甚至內(nèi)部微控制器結(jié)合，從而比單獨(dú)使用任何一個(gè)部分做得更多。此外，您的邏輯的專(zhuān)有本質(zhì)隱藏在 FPGA 內(nèi)部，不會(huì)被窺探。

　　本文討論了允許設(shè)計(jì)人員將 FPGA 技術(shù)與嵌入式處理器相結(jié)合的幾個(gè)選項(xiàng)。我們將研究單片方法、片上系統(tǒng) （SoC） 解決方案、堆疊和模塊。

　　單芯片解決方案

　　可以使 Micros 運(yùn)行得非?？?。我們都熟悉觸手可及的數(shù)千兆赫處理器。然而，更快的處理器通常成本更高且更難實(shí)現(xiàn)。PCB 走線變成了傳輸線，需要嚴(yán)格的阻抗控制，尤其是在關(guān)鍵路徑信號(hào)上。并非每個(gè)設(shè)計(jì)都能承擔(dān)使用此類(lèi)設(shè)備進(jìn)行開(kāi)發(fā)的成本和時(shí)間。

　　這使得以較低速度運(yùn)行的成本更低、更通用的處理器成為我們?cè)O(shè)計(jì)的替代、更經(jīng)濟(jì)的選擇。對(duì)于要求不高的應(yīng)用，僅此一項(xiàng)就很好，但是當(dāng)對(duì)速度的需求超過(guò)了微型的周期時(shí)間時(shí)，我們就不得不做出選擇?；谲浖姆椒o(wú)法與功能的硬邏輯實(shí)現(xiàn)的速度競(jìng)爭(zhēng)。您可以在板上使用離散邏輯，或?qū)⑻幚砥鲀?nèi)核與純邏輯資源（如 FPGA）耦合。

　　雖然使用更簡(jiǎn)單、不太復(fù)雜的處理器可以相當(dāng)容易地設(shè)置、控制和監(jiān)視實(shí)時(shí)控制和狀態(tài)機(jī)設(shè)計(jì)，但有時(shí)需要更高端的外圍設(shè)備、更寬的數(shù)據(jù)路徑、更高的安全性和更快的執(zhí)行速度需要。這種級(jí)別的處理器馬力的一個(gè)很好的例子是Micro Semi SmartFusion2系列部件，例如M2S050T-FGG896，它實(shí)際上是基于 SoC 的，將硬核 IP 塊和 FPGA 結(jié)合在一個(gè)芯片上。通過(guò)利用器件內(nèi)的硬核 IP，工程師可以在最小的硅片空間內(nèi)最大限度地利用許多系統(tǒng)共有的功能資源，同時(shí)為使用 FPGA 結(jié)構(gòu)和固件的設(shè)計(jì)定制提供充分的靈活性。

　　166 MHz ARM? Cortex?-M3 處理器內(nèi)核與許多高端外設(shè)（如 CAN、以太網(wǎng)、PCI Express、SERDES 和 DDR 功能）相結(jié)合，同時(shí)耦合到基于 Actel 閃存的 50-Kgate 邏輯模塊（圖 1）。

　　圖 1：166 MHz ARM 內(nèi)核提供了一個(gè)具有良好性能的通用平臺(tái)。在與嵌入式 50-Kgate FPGA 邏輯架構(gòu)交互時(shí)，它可以跟上更高速度和更高要求的任務(wù)。邏輯結(jié)構(gòu)為內(nèi)核提供硬算術(shù)塊以及可定制的外設(shè)功能和 RAM 資源。

　　ARM 低功耗內(nèi)核與 Actel 的 Flash Freeze 實(shí)時(shí)電源管理系統(tǒng)相結(jié)合，可實(shí)現(xiàn) 1 mW 的待機(jī)功率額定值，而在所有 50 K 四輸入基于查找表的邏輯時(shí)仍可達(dá)到令人印象深刻的 10 mW 功耗元素通電。

　　SmartFusion2 部件針對(duì)軍事、航空和太空應(yīng)用，并被吹捧為高可靠性，并通過(guò)使用免疫零 FIT 閃存單元、受保護(hù)的存儲(chǔ)器和 ECC/EDAC 保護(hù)來(lái)防止單事件故障發(fā)生。256 位和 384 位高級(jí)加密標(biāo)準(zhǔn) （AES） 和安全散列算法 （SHA） 的加密利用非確定性隨機(jī)位生成器來(lái)防范可預(yù)測(cè)的加密代碼。

　　模塊化解決方案

　　模塊化解決方案也是一個(gè)有價(jià)值的選擇，可以使用低速處理器或高端尖叫器。雖然模塊的成本通常高于單芯片解決方案，但它們提供更快的上市時(shí)間和原型周期、低風(fēng)險(xiǎn)的處理器引擎以及通常成熟且功能齊全的開(kāi)發(fā)工具。當(dāng)需要推出自己的產(chǎn)品以降低成本時(shí)，它們也可以用作參考設(shè)計(jì)。

　　可輕松用于原型設(shè)計(jì)的模塊化解決方案的一個(gè)很好的例子是DLP Designs的 DIP 封裝DLP-FPGA模塊（圖 2）。在這里，USB 鏈路控制器內(nèi)的專(zhuān)用處理器只是充當(dāng) Xilinx XC3S250E 250-Kgate Spartan? 3E FPGA 的網(wǎng)關(guān)。它使用內(nèi)置的配置加載器，并且本身可以是一個(gè)開(kāi)發(fā)工具。可以使用來(lái)自 USB 或目標(biāo)板的電源，該模塊包含穩(wěn)壓器、RAM 和 SPI 閃存，用于在上電時(shí)自動(dòng)配置。

　　此 DIP 外形模塊上的專(zhuān)用處理器可輕松進(jìn)行基于 USB 的編程和調(diào)試。FPGA 基本上可以免費(fèi)運(yùn)行您的設(shè)計(jì)。

　　此外，基于 Mac、PC 和 Linux 的系統(tǒng)可以通過(guò) USB 端口連接以對(duì) FPGA 進(jìn)行編程并配置 40 個(gè) I/O、板載 128 Kx8 SRAM 和 SPI 閃存。這部分已準(zhǔn)備好進(jìn)行邏輯綜合，并使用數(shù)字時(shí)鐘管理器來(lái)確保干凈、低偏差的內(nèi)部信號(hào)。包括培訓(xùn)和教程，以幫助您完成在 FPGA 中設(shè)計(jì)、加載和運(yùn)行設(shè)計(jì)的過(guò)程。

　　信號(hào)處理模塊

　　對(duì)于信號(hào)處理，自適應(yīng)或自修改設(shè)計(jì)可能需要將高速乘法和累加功能與足夠快的處理器相結(jié)合，以便在數(shù)字域中模擬模擬世界。Critical Link

　　的L138-F1-236-RL MITYDSP （圖 3）是具有兩個(gè)處理器的模塊化示例，TI 的 OMAP-L138 雙核應(yīng)用處理器提供 456 MHz ARM926EJ-S MPU 與 456 MHz 浮點(diǎn) TMS320C674x 緊密耦合VLIW DSP 以及 Xilinx Spartan-6 XC6SLX45 FPGA，具有多達(dá) 6，822 個(gè) 6 輸入查找表邏輯元件，支持超過(guò) 1 GHz 的數(shù)據(jù)速率。它旨在插入標(biāo)準(zhǔn) SO-DIMM-200 接口，并可在 –40° 至 +70°C 擴(kuò)展溫度環(huán)境中運(yùn)行。

　　兩個(gè)高性能處理器（一個(gè) DSP）和一個(gè)高速 FPGA 在這個(gè)緊湊的 SO-DIMM 模塊上緊密耦合，只需插入更多模塊即可擴(kuò)展性能和并行處理應(yīng)用程序。

　　這是一個(gè)功能非常強(qiáng)大的小模塊。板載 10/100 EMAC MII/MDIO 以太網(wǎng)接口、兩個(gè) USB 端口、SATA 和 MMC/SD 存儲(chǔ)卡接口、視頻輸入和視頻輸出，以及 96 條 I/O 線。JTAG 開(kāi)發(fā)通道可讓您快速加載、測(cè)試、仿真和調(diào)試您的設(shè)計(jì)。處理器環(huán)境支持 QNX、Linux、Windows 和 ThreadX 實(shí)時(shí)操作系統(tǒng) （RTOS），并具有大量閃存（512 MB 的 NAND 和 8 MB 的 SPI NOR）和 RAM（256 MB 的 DDR2）。

　　這些處理器和邏輯引擎的模塊化特性意味著可以將多個(gè)單元插入單個(gè)主板，以實(shí)現(xiàn)可擴(kuò)展、可擴(kuò)展和并行處理的應(yīng)用。

　　另一個(gè)設(shè)計(jì)用于并行處理環(huán)境的模塊可通過(guò)使用 Cogniblok-4K Neuron 處理器的 Cogniem 901-1001 SDK 開(kāi)發(fā)板進(jìn)行測(cè)試和開(kāi)發(fā)。這些是可配置和可堆疊的模式識(shí)別模塊，旨在并行處理復(fù)雜任務(wù)，如模式識(shí)別和運(yùn)行流程密集型算法。人工智能處理器和 FPGA 與Everspin Technologies

　　的 4 MB High-Rel Magneto RAM（MRAM，基于巨磁電阻，不受 EMI、RFI 和 EMP 條件影響）的組合讓這些模塊以并行、多軸配置互連，以執(zhí)行認(rèn)知計(jì)算、傳感器融合、視頻分析等。一旦管道被填滿(mǎn)，復(fù)雜的任務(wù)就可以虛擬實(shí)時(shí)完成。一個(gè)獨(dú)立的 USB 協(xié)處理器將電路板橋接到 USB，以便快速開(kāi)發(fā)和下載。

　　總之，micro 與 FPGA 的結(jié)合可以實(shí)現(xiàn)高度的靈活性和性能，并簡(jiǎn)化更新。這對(duì)于自適應(yīng)算法、開(kāi)發(fā)新技術(shù)以及在您希望隨著學(xué)習(xí)曲線的上升而改進(jìn)算法或過(guò)程技術(shù)的任何設(shè)計(jì)特別有用。