景芯SoC的圖像CSI-2解碼技術(shù)解析

CSI-2針對(duì)攝像頭，規(guī)定了主機(jī)與外設(shè)的通信數(shù)據(jù)包格式。MIPI Rx支持RAW10/RAW12/RAW14格式的像素?cái)?shù)據(jù)解析。

CSI-2的數(shù)據(jù)包有兩種：長(zhǎng)幀和短幀。無(wú)論是長(zhǎng)幀還是短幀，幀的開(kāi)頭都是ST，幀的結(jié)尾都是ET。此外，長(zhǎng)幀的ST之后還有包頭(PH)，ET之前還有包尾(PF)。在兩次HS傳輸過(guò)程之間，插入的是LP狀態(tài)，一般是LP11等Control狀態(tài)，當(dāng)然也可以進(jìn)入Escape狀態(tài)進(jìn)行LPDT或者進(jìn)入U(xiǎn)PLS。

LPS：Low Power State，封包之間的spacing間距。

ST：Start of Transmission（SoT），封包的起始信號(hào)，一般為低速轉(zhuǎn)換為高速的暫態(tài)信號(hào)。

ET：End of Transmission（EoT），封包的結(jié)束信號(hào)，一般為高速轉(zhuǎn)換為低速的暫態(tài)信號(hào)。

PH：Packet Header，32bit表示，封包的標(biāo)頭。

PF：Packet Footer，16bit表示，封包的結(jié)尾。

長(zhǎng)幀結(jié)構(gòu)

數(shù)據(jù)標(biāo)識(shí)(DI) ：1個(gè)字節(jié)。包括VC和DT兩部分?jǐn)?shù)據(jù)，具體結(jié)構(gòu)會(huì)在下文中介紹。

數(shù)據(jù)計(jì)數(shù)(WC) ：2個(gè)字節(jié)。從PH結(jié)尾到PF起始位置中間的填充數(shù)據(jù)的長(zhǎng)度，單位為字節(jié)。接收端通過(guò)WC來(lái)判斷包的結(jié)尾位置。

錯(cuò)誤檢測(cè)(ECC) ：1個(gè)字節(jié)。采用Hamming Code的方式，用來(lái)糾正PH中一位的錯(cuò)誤或者發(fā)現(xiàn)兩位的錯(cuò)誤。

數(shù)據(jù)填充(0~65535 字節(jié)) ：長(zhǎng)度=WC*8bits。對(duì)數(shù)據(jù)內(nèi)容沒(méi)有任何限制。

檢驗(yàn)和（CS）：2個(gè)字節(jié)。CHECKSUM采用CCITT的16-bit的CRC校檢，即x16+x12+x5+x0。CRC只能檢測(cè)出一個(gè)或者多個(gè)錯(cuò)誤，并不能糾正錯(cuò)誤。

DI、WC、ECC共同構(gòu)成PH，Checksum單獨(dú)構(gòu)成PF。

請(qǐng)學(xué)員登錄服務(wù)器查看景芯SoC的設(shè)計(jì)中，WC的位寬是多少？請(qǐng)debug：

數(shù)字電路中經(jīng)典設(shè)計(jì)：多條通信數(shù)據(jù)Lane Merging設(shè)計(jì)實(shí)現(xiàn)

數(shù)字電路中經(jīng)典設(shè)計(jì)：多條通信數(shù)據(jù)Lane Distribution實(shí)現(xiàn)

【景芯SoC培訓(xùn)營(yíng)使命】：讓每個(gè)人都能獨(dú)立設(shè)計(jì)一顆自己的MCU芯片！

【全網(wǎng)唯一】景芯SoC是一款用于芯片全流程培訓(xùn)的低功耗ISP圖像處理SoC，采用低功耗RISC-V處理器，內(nèi)置ITCM SRAM、DTCM SRAM，集成包括MIPI、ISP、CNN、QSPI、UART、I2C、GPIO、百兆以太網(wǎng)等IP，采用SMIC40工藝設(shè)計(jì)流片。

培訓(xùn)數(shù)據(jù)包括SoC前端設(shè)計(jì)、DFT設(shè)計(jì)、低功耗UPF設(shè)計(jì)、布局布線，提供服務(wù)器供大家實(shí)踐！帶你從算法、前端、DFT到后端全流程參與SoC項(xiàng)目設(shè)計(jì)。更多內(nèi)容，請(qǐng)報(bào)名登錄服務(wù)器實(shí)踐，工程數(shù)據(jù)分割為如下三個(gè)部分。

圖像處理的數(shù)據(jù)通路

景芯SoC的CRG設(shè)計(jì)

一鍵式完成C代碼編譯、仿真、綜合、DFT插入、形式驗(yàn)證、布局布線、寄生參數(shù)抽取、PT分析、DRC/LVS、后仿真、形式驗(yàn)證、功耗分析等全流程。升級(jí)后的芯片設(shè)計(jì)工程V2.0 flow如下：

SoC一鍵式執(zhí)行flow

MIPI DPHY+CSI2解碼

數(shù)字電路中經(jīng)典設(shè)計(jì)：多條通信數(shù)據(jù)Lane Merging設(shè)計(jì)實(shí)現(xiàn)

數(shù)字電路中經(jīng)典設(shè)計(jì)：多條通信數(shù)據(jù)Lane Distribution實(shí)現(xiàn)

UPF低功耗設(shè)計(jì)

全芯片UPF低功耗設(shè)計(jì)(含DFT設(shè)計(jì))

芯片的版圖設(shè)計(jì)V1.0

芯片的版圖設(shè)計(jì)V2.0

低功耗設(shè)計(jì)的DRC/LVS，芯片頂層的LVS非常具有挑戰(zhàn)性！業(yè)界獨(dú)一無(wú)二的經(jīng)驗(yàn)分享。

CNN圖像識(shí)別

支持手寫(xiě)數(shù)字的AI識(shí)別：

仿真結(jié)果：仿真識(shí)別上圖7、2、1、0、4、1、4、9

CPU啟動(dòng)指令分析

編輯：黃飛

?