膠水多核技術(shù)是什么 到底好不好

從2017年到現(xiàn)在，不到兩年時間里X86處理器行業(yè)的變化要比過去五年都要大，標志性事件就是AMD重返高性能處理器市場，除了在桌面處理器力推8核16線程處理器之外，在服務器市場上還推出了32核64線程處理器，前不久更推出了7nm的64核128線程“羅馬”處理器，而AMD成為多核狂魔的背后是巧妙地利用了MCM多芯片模塊技術(shù)，這也是大家調(diào)侃的膠水多核技術(shù)。

雙核Pentium D時代，大家聽到膠水多核就一臉鄙夷，不過2018年的今天，不僅是AMD在使用膠水多核技術(shù)，去年還在用膠水多核延遲高、性能差等缺點打擊AMD EPYC處理器的英特爾今年也推出了膠水多核的48核處理器，未來還會把膠水多核技術(shù)發(fā)揚光大。

膠水多核到底好不好？這個事不是簡單一句話能說明的，今天的超能課堂里我們就來聊聊MCM膠水多核技術(shù)的過去及未來。

摩爾定律失效，提升頻率、增加核心之路不容易

對CPU處理器來說，人們追求的不外乎三點——性能越來越高、功耗越來越低、價格越來越便宜，定價這事不僅跟技術(shù)有關(guān)，還跟廠商的商業(yè)策略有關(guān)，這個問題不是技術(shù)能解釋的，但是性能、功耗這事跟技術(shù)是直接關(guān)聯(lián)，其中性能提升又是最重要的。

消費級的英特爾CPU已經(jīng)做到18核

在現(xiàn)有的條件下，提高CPU性能也只有兩個方向了，一個是提高CPU運行頻率，一個是增加CPU核心數(shù)，但是如今的半導體技術(shù)面臨瓶頸，這兩個件事都不容易，特別是同時有需求的情況下，因為大家現(xiàn)在既需要高頻CPU，也需要多核CPU，這樣就更犯難了。

28核Skylake-SP處理器架構(gòu)已經(jīng)很復雜，同時核心面積高達698mm2

這兩年中在AMD的“幫助”下，英特爾已經(jīng)加快了多核處理器的提升水平，去年之前桌面最多才是10核20線程，2017年就推出了18核36線程的Core i9-7980XE處理器，而服務器產(chǎn)品線上推出了28核56線程的Skylake-SP處理器，但是英特爾付出的代價也是相當大的，28核處理器采用了XCC架構(gòu)布局，依然復雜無比，而且核心面積達到698mm2，而普通的桌面4核、6核處理器核心面積還在100-200mm2之間。

很顯然，如果我們需要更多的CPU核心，那么核心面積勢必要增大，那么核心面積增大有什么壞處呢？這個問題完整回答起來需要很長，最簡單的解釋就是在同樣的制程工藝及晶圓上，芯片核心面積越大，產(chǎn)出越低，而且大核心更容易出現(xiàn)瑕疵，導致產(chǎn)能/良率進一步降低。

核心面積大小對產(chǎn)能/良率的影響（圖片來源）

上面這個就是Stack Exchange上有人回答圖像傳感器為什么不做大面積的解答，芯片面積越小，晶圓利用率就越充分，良率越高，浪費就越少，成本就更低，而核心面積越大，浪費就越大，良率會下降。雖然例子是圖形傳感器的，不過對所有的半導體芯片來說都是如此。

有人要說了，更先進的工藝不是有助于提高頻率、降低功耗、減少核心面積嗎？沒錯，這就是摩爾定律的作用了，半導體廠商只要提高工藝技術(shù)，確實能讓CPU的性能及核心面積受益，但是問題是摩爾定律早就失效了，也不是現(xiàn)在的14nm、10nm工藝失效的，嚴格意義上的摩爾定律在28nm之后就失效了——對于這一點，英特爾一直沒有公開承認，但是從半導體業(yè)界多數(shù)廠商以及現(xiàn)有芯片的實際表現(xiàn)來看，摩爾定律這幾年真的沒用了，先進工藝帶來的晶體管密度、性能等提升越來越小。

另一方面，先進工藝的研發(fā)、制造成本也在提升，這個成本提升是針對整體成本來說，特別是在28nm之后，從14/16nm工藝進入到7nm節(jié)點更是一次成本大提升。AMD提到了一個例子，以制造同樣250mm2的晶圓核心為例子，對比了45nm到7nm工藝的成本，45nm工藝的成本為100%基準的話，28nm工藝的成本大概是1.8，20nm節(jié)點是2.0，14/16nm節(jié)點略高于2.0，但是到了7nm節(jié)點，成本就增長到了4.0，相比現(xiàn)在的14/16nm工藝成本翻倍。

根據(jù)專業(yè)的Semiengingeering網(wǎng)站之前刊發(fā)過一篇文章，28nm節(jié)點上開發(fā)芯片只要5130萬美元投入，16nm節(jié)點需要1億美元，7nm節(jié)點需要2.97億美元。

即便不說先進工藝的巨額投資問題，但是從技術(shù)上來說10nm及以下的工藝就難多了，英特爾迄今都沒有能量產(chǎn)10nm工藝呢，臺積電、三星雖然做到了7nm級別，但是工藝水平及用途跟這里所說的高性能處理器還有點距離，總之指望先進工藝解決CPU頻率及核心面積的問題也是不行的，這條路越來越難。

單打不行就群毆，MCM多芯片重新受寵

在半導體工藝逐漸逼近物理極限的情況下，指望未來的7nm、5nm甚至3nm工藝解救處理器是不太可能了，不過我們上面所說的種種弊端還是針對的單片電路（monolithic）的，既然單一芯片不容易提升，那就來多個芯片吧，這就是MCM（multi-chip module，多芯片模塊）設計了，這種設計也就是被大家調(diào)侃的膠水多核。

MCM多芯片模塊也不是什么新鮮玩意了，該技術(shù)也有數(shù)十年歷史了，這么多年的發(fā)展也衍生出了諸多不同的MCM多芯片技術(shù)，所以盡管看起來都是“膠水多核”，但是不同的“膠水”效果也是不一樣的，芯片封裝技術(shù)多年來也是在不斷進步的。

圖片來源

至于AMD、英特爾兩家公司中，英特爾還是最早應用MCM膠水多核的，早在Pentium Pro處理器上就使用過MCM封裝技術(shù)，不過大家熟悉的可能還是Pentium D雙核的膠水，那個年代為了搶先推出雙核處理器，英特爾不得不在Presler架構(gòu)的P4上用了MCM膠水技術(shù)，搶到了雙核首發(fā)的榮譽。

當然，Pentium D雙核在市場上的表現(xiàn)也不盡如人意，但這跟MCM膠水多核關(guān)系不大，更多地還是Pentium架構(gòu)不給力的鍋，MCM只是加劇了大家的不滿。

之后英特爾及AMD在處理器架構(gòu)上都極少使用MCM技術(shù)了，繼續(xù)著原生多核架構(gòu)，畢竟這種架構(gòu)本來就應該是多核處理器應有的設計，不過隨著CPU核心數(shù)逐漸從個位數(shù)提升到十位數(shù)范圍，monolithic多核心的局限越來越大，不光是前面所說的制造難度大、良率低的問題，也因為它不夠靈活，因為處理器除了核心數(shù)量之外，還要考慮到內(nèi)存通道、PCIe通道等IO核心的搭配，如前面的Skylake-SP架構(gòu)所示，為了配合不同核心的處理器，英特爾在它上面使用了XCC、LCC、HCC三種不同的內(nèi)部架構(gòu)，這樣做無疑是增加了芯片的復雜性。

單芯片的設計越來越復雜、越來越昂貴，財大氣粗而且有工藝優(yōu)勢的英特爾或許還能走下去，但是AMD不行，AMD不論是桌面處理器還是服務器處理器還得要跟英特爾打價格戰(zhàn)，核心更多、價格更低是他們的武器，所以不可能再走單芯片的路線了，在Ryzen銳龍及EPYC霄龍?zhí)幚砥魃螦MD也用上了MCM多芯片模塊。

在這種架構(gòu)中，AMD將兩組CCX單元作為一個模塊做成了8核16線程處理器，這就是桌面版的銳龍7處理器，而第一代EPYC處理器最多32核64線程，其內(nèi)部封裝了是4個8核模塊，詳細的技術(shù)介紹我們之前的首發(fā)評測中做過解答，這里不贅述，我們就來看看AMD為什么這么做。

答案很簡單——省錢。對于這個問題，AMD在EPYC架構(gòu)中對比了MCM與Monolithic兩種思路設計32核處理器的優(yōu)劣，如果使用原生32核架構(gòu)，核心面積只有777mm2，而現(xiàn)在的MCM多核芯片架構(gòu)使用了4個213mm2的模塊，核心總面積是852mm2，與單芯片相比是浪費了10%左右的核心面積。

但是制造4個213mm2的小核心處理器比制造1個777mm2的大核心容易多了，后者的良率太低了，低到多少呢？AMD今年公布過相關(guān)數(shù)據(jù)，完整的32核處理器良率不到17%，這樣的代價是AMD承受不起的。

MCM設計除了會浪費部分核心面積之外，還有延遲問題，畢竟原生的多核心之間通訊要比外部芯片之間通訊距離短多了，這也是為什么銳龍?zhí)幚砥髦氨蝗嗽嵅∵^內(nèi)存延遲的問題，但即便有這兩個缺點，AMD還是把MCM設計發(fā)揚光大了，光是減少40%的芯片制造、測試成本就足夠駁倒負面了，況且延遲等問題還可以用過別的手段緩解下，不造成明顯影響就沒事了。

英特爾之前還表示AMD的MCM模塊有性能及延遲問題

相比AMD轉(zhuǎn)向MCM設計，英特爾近年來一直堅持原生多核設計，為此英特爾的首席架構(gòu)師早前還專門寫文章Diss膠水多核一番，表示原生多核優(yōu)點多多，性能上沒妥協(xié)，膠水多核就。..。但是這番話沒多久，英特爾自己也推出了一個膠水多核——Cascade Lake-AP 48核處理器，它實際上是兩個24核的Cascade Lake處理器通過MCM方式組合出來的，也不是原生48核。

英特爾推Cascade Lake-AP 48核處理器顯然是要應急，雖然他們的28核處理器性能不比AMD的32核處理器差，但是價格貴很多，而且AMD今年還推出了64核架構(gòu)的7nm羅馬處理器，進一步拉開了與英特爾Xeon處理器之間的核心數(shù)差距，而英特爾2020年才有可能拿出10nm工藝的服務器芯片，但也難生產(chǎn)出原生64核的處理器，上膠水多核是遲早的事。

殊途同歸，AMD、英特爾同時走向異構(gòu)MCM之路

MCM膠水多核就只有現(xiàn)在這個樣子了嗎？并不是，AMD前不久宣布了7nm Zen 2架構(gòu)羅馬處理器，它最大的特點就是將CPU核心數(shù)提升到了64核128線程，比現(xiàn)在又翻了一倍，多核狂魔名不虛傳。為了實現(xiàn)最多64核128線程的設計，AMD是會繼續(xù)MCM膠水多核，不過這次的多核架MCM又不一樣了。

從AMD公布的信息來看，7nm羅馬處理器的MCM是8+1架構(gòu)，很有眾星捧月的感覺。在這個MCM多芯片架構(gòu)中，AMD將CPU內(nèi)核與IO單元分離，四周的8個小核心是純CPU內(nèi)核，而DDR內(nèi)存控制器、PCIe控制器、IF控制器等IO單元單獨做成了一個核心。

除了CPU內(nèi)核與IO單元分離，7nm羅馬處理器的還使用了不同工藝——核心的IO單元是14nm工藝的，GF代工的，而四周的CPU核心是7nm工藝的，臺積電代工的。這樣做也是為了降低成本，因為IO單元并不需要那么先進的制程工藝。

AMD在羅馬處理器上的MCM結(jié)構(gòu)讓人聯(lián)想到了英特爾之前的EMIB多芯片封裝技術(shù)，二者在這方面可以說是異曲同工，殊途同歸，都是在一個處理器封裝內(nèi)集成不同工藝的核心，英特爾的EMIB封裝中CPU核心、核顯可以是10nm的，通訊及其他IP核心可以用14nm甚至22nm工藝。

此外，英特爾還對比過EMIB封裝與傳統(tǒng)2.5封裝的優(yōu)缺點，表示EMIB技術(shù)具有正常的封裝良率、不需要額外的工藝、設計簡單等優(yōu)點。

總結(jié)：MCM膠水多核或許是未來處理器的常態(tài)

從被人調(diào)侃到重獲重視，MCM多芯片模塊這么多年來又重新成為多核處理器的有力武器，特別是在核心數(shù)超過的服務器處理器上。另一方面，如今的MCM多芯片設計在技術(shù)水平上也跟當年簡單粗暴的膠水多核不一樣了，主要擔心的延遲問題上，英特爾之前提到他們的EMIB技術(shù)相比單片電路的延遲只增加了10%，而別的技術(shù)方案中延遲甚至會增加50%之多。

不過MCM多芯片技術(shù)對主流桌面處理器影響就沒這么大了，未來兩年高端桌面處理器應該或是8核16線程為主，所以AMD下一代的銳龍3000桌面處理器是否還會使用核心、IO分離的設計很值得關(guān)注。