FPGA與DSP，正在走向消亡？！

電子發(fā)燒友網(wǎng)12月“處理器與DSP特刊”火熱下載中，缺你怎可！

　　近幾年，搭乘新興市場（智能工業(yè)、物聯(lián)網(wǎng)等）和先進半導(dǎo)體技術(shù)快速發(fā)展先機，FPGA憑借其性能優(yōu)勢不斷入侵并蠶食著DSP市場，以Altera和Xilinx主導(dǎo)的PLD廠商在各領(lǐng)域攻城拔寨勢如破竹，喜訊頻傳?！癋PGA將取代DSP”之聲日盛。這無疑撩動著傳統(tǒng)DSP大廠的敏感神經(jīng)，德州儀器（TI）、CEVA、飛思卡爾、Microchip、ADI和NXP等早已紛紛表示了自己對于DSP技術(shù)未來發(fā)展的信心。

　　現(xiàn)實情況是，由于成本和功耗等原因，在特別大量的應(yīng)用中通常都沒有FPGA，但可編程的DSP卻是不可缺少的?？偟膩碚f，由于產(chǎn)品生命周期越來越短，通過軟件手段實現(xiàn)更多的功能應(yīng)是設(shè)計者的主要思路。由于FPGA技術(shù)的快速提升，功耗及成本的逐步下降，同一片F(xiàn)PGA通過不同的編程數(shù)據(jù)產(chǎn)生不同的電路功能，使得FPGA在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等DSP傳統(tǒng)應(yīng)用領(lǐng)域也得到了更多的應(yīng)用。已有FPGA廠商表示，隨著功耗和成本的進一步降低并伴隨著性能的提升，F(xiàn)PGA 還將進入更多的應(yīng)用領(lǐng)域。

　　隨著摩爾定律的進一步推進，半導(dǎo)體技術(shù)將更多晶體管集成到FPGA中，在提高其性能的同時進一步降低自身功耗。那么，DSP又是如何在高性能與低功耗之間尋求最佳平衡點的？

　　FPGA加速滲透 CEVA/德州儀器扛DSP大旗

　　作為全球領(lǐng)先的DSP IP內(nèi)核授權(quán)廠商，CEVA公司營銷及投資者關(guān)系總監(jiān) Richard Kingston強調(diào)，實現(xiàn)低功耗與高性能相結(jié)合需要關(guān)注CEVA獨創(chuàng)的三大技術(shù)。

　　一是并行性，既并行執(zhí)行指令。它允許處理高級并行指令，因此提供了擴展的并行性，以及低功耗特性。SIMD（Single Instruction Multiple Data，SIMD）架構(gòu)則允許單指令來運行多數(shù)據(jù)類型，從而減少了代碼大小并增強了性能。反過來，更高的處理效率也帶來更低的功耗。

　　二是使用緊耦合擴展（tightly coupled extensions，TCE），作為節(jié)省CPU周期以及功率的一種方法，它實現(xiàn)了DSP功能的硬件加速。

　　最后，Kingston表示，CEVA還在其DSP中配置了專用功率調(diào)節(jié)單元（Power Scaling Unit， PSU），使電池供電和固定設(shè)備顯著地功降低功率消耗，該功率調(diào)節(jié)單元的特性包含了可以用于動態(tài)和泄漏功率的先進的功率管理、與功能單元相關(guān)的多電壓域，以及從完全運行到調(diào)試旁路（debug bypass）直至存儲維持（memory retention）、完全電源關(guān)斷（power shut-off，PSO）的多種運行模式。

　　那么，隨著FPGA與ASIC向DSP應(yīng)用領(lǐng)域的滲透逐漸擴展和加速，到底該如何把握市場需求和發(fā)展趨勢？

　　德州儀器半導(dǎo)體技術(shù)（上海）有限公司通用DSP業(yè)務(wù)發(fā)展經(jīng)理鄭小龍指出，無論如何，DSP在高速嵌入式實時系統(tǒng)中的地位將持續(xù)舉足輕重。首先，軟件可編程的特性為客戶的新型應(yīng)用及特色化設(shè)計提供了最大的可能，而相比之下ASIC總不可避免地帶來過于同質(zhì)化而缺少增值點的廉價產(chǎn)品；其次，對于DSP的投入將是可持續(xù)發(fā)展，并且無論是人才還是開發(fā)平臺都是極易得到的。

　　鄭小龍進一步強調(diào)，F(xiàn)PGA作為硬件可編程平臺近年來也獲得了較大的發(fā)展，特別是也有集成了嵌入式CPU核心的SOC推出，但是面向通用市場的需求，其體統(tǒng)結(jié)構(gòu)和開發(fā)手段還是難以擺脫專業(yè)應(yīng)用的局限，而基于DSP的SOC則具有更為靈活的特色以適用市場的發(fā)展。

　　Microchip為了避免和TI的C2000系列DSP直接競爭，他們把旗下的dsPIC系列DSP芯片叫做DSC，其實還是DSP芯片，而且他們一直在推出下新品。還有飛思卡爾、ADI、NXP他們還都有生產(chǎn)DSP，只是他們爭不過TI的專用DSP。主要一點還是發(fā)現(xiàn)難以與FPGA芯片抗衡。這里又引出了FPGA這個技術(shù)，說到這個，或許FPGA才是DSP的真正敵人。有人說融合，那么，F(xiàn)PGA與DSP兩個小伙伴，會走向哪里？

　　融合之路——FPGA與DSP，會走向哪里？

　　實際上，F(xiàn)PGA區(qū)別于ASIC設(shè)計，屬于硬件設(shè)計的范疇，ASIC是硬件全定制，F(xiàn)PGA是硬件半定制。具體來說 ASIC整個電路都由工程師設(shè)計，用多少資源設(shè)計多少資源，一般多用于產(chǎn)品設(shè)計；FPGA資源事先由廠商給定，并提供不同系列的FPGA芯片，工程師可以在給定資源下做硬件設(shè)計開發(fā)。

　　DSP主要用于處理信號，實現(xiàn)算法。特點是多級流水，可以加快數(shù)據(jù)處理的速度。開發(fā)環(huán)境主要是C語言，可以說DSP應(yīng)用的范圍更專DSP的設(shè)計可以理解為軟件設(shè)計，工程師師不需要太了解DSP的結(jié)構(gòu)。

　　FPGA平臺也好，抑或DSP平臺也罷，主要是給設(shè)計者提供了一個硬件平臺，開發(fā)的核心還是需要獨立的應(yīng)用設(shè)計和高效的算法設(shè)計，所以設(shè)計者應(yīng)該處理好工具的掌握和具體設(shè)計的區(qū)別。但是不可忽視的是，DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號處理領(lǐng)域。在雷達信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實時信號處理系統(tǒng)的應(yīng)用越來越廣泛。

　　鄭小龍表示，TI一直將FPGA廠商視為第三方合作伙伴，常常將通用SOC處理器與FPGA組合使用?，F(xiàn)在FPGA里都搭載DSP模塊，Matlab也支持到FPGA的算法到硬件的轉(zhuǎn)換，當(dāng)然傳統(tǒng)的DSP是純軟件，這個不需要設(shè)計硬件，而FPGA會涉及更多軟硬件設(shè)計，用傳統(tǒng)DSP的好處是移植容易，成本低，多數(shù)公司會采用。FPGA性能高，成本也高，設(shè)計周期相對較長。站在工程師立場，如果你善于軟件設(shè)計，DSP會更合適，要是對硬件更擅長，F(xiàn)PGA是個選擇，這個很適合做視頻處理，雷達聲納信號處理。

　　事實上，除開強大的LOGIC功能，F(xiàn)PGA內(nèi)部可以定制軟核CPU、DSP甚至是多個，也有集成硬核的，輕松實現(xiàn)SOPC系統(tǒng)。其靈活性及功能甚至要強過DSP。這點在系統(tǒng)設(shè)計的初期優(yōu)點非常明顯，當(dāng)嘗試一個解決方案失敗的時侯，通常不用去修改PCB板或接口，只是修改FPGA內(nèi)部的系統(tǒng)構(gòu)建方式及軟件。節(jié)省很多時間和金錢。但是與此同時，它存在一個致命缺點，價格高昂。

　　高端制程技術(shù)和系統(tǒng)整合是硅芯片融合背后的推動力量?，F(xiàn)場可編程閘陣列（FPGA）在硅芯片融合這一個趨勢下加速發(fā)展，可編程設(shè)計技術(shù)的最新進展是片上系統(tǒng)（SoC），整合FPGA和ARM應(yīng)用處理器，以及豐富的周邊處理器子系統(tǒng)。對于實時嵌入式系統(tǒng)設(shè)計，這些技術(shù)的融合帶來新挑戰(zhàn)和機遇。

　　短期來看，兩者結(jié)合使用更常見；長遠來看，融合是大趨勢。FPGA與DSP，這兩個技術(shù)的芯片將會合二為一，甚至可以這么說，在長遠來看，它們或許都會消亡，更高端的技術(shù)將會帶來芯片領(lǐng)域的質(zhì)的飛躍，如今年XMOS宣稱其推出八核可編程嵌入式SoC，誰又能否定它不是燎原之初的星星之火呢。
?

文/電子發(fā)燒友網(wǎng)執(zhí)行主編 莫延芬

摘自電子發(fā)燒友網(wǎng)十二月份“處理器與DSP技術(shù)特刊”中“i創(chuàng)新”欄目，轉(zhuǎn)載請注明出處！

?