曼徹斯特編解碼電路設(shè)計

The Manchester code is one kind of data communication linearity codes. All its dada bits are shown by at least once voltage changing. This is why Manchester code is called self-acting timing code. Self-acting timing means the feasibility of the precise synchronization of data stream. Each bit is transmitted accurately in the period that defined in advance. Manchester codes have been adopted by many telecom standards that have high efficiency and are been used widely, such as Ethernet communication standard. Manchester code is a coding technology for channel that exceeds the traditional data transmission. The characteristics that including crytic clock and eliminating the signals in zero frequency have made it been used in the detecting well of oil widely.
The thesis mainly discusses the theory of the Manchester code and its coding rules, it also explains its characteristics and use range. The theory puts forward the Manchester coding and decoding proposals and conducts the hardware simulating on the synchronized signal pick-up module with the VHDL language , it also uses the Protel software to make the system circuit diagram. This proposal has successfully met the requirement of Manchester code date transfer and it is also sample in the circuit and stable in the capability.

KEY WORDS： Manchester code,VHDL,Synchronism signal

目錄

目錄 I
摘要 III
ABSTRACT IV
第一章 緒論 1
1.1 項目背景 1
1.2 項目研究內(nèi)容和任務(wù) 1
1.3 論文各部分主要內(nèi)容 1
第二章 曼徹斯特碼的原理及其編碼規(guī)則 3
2.1 曼徹斯特碼簡介及其編碼規(guī)則 3
2.2 曼徹斯特碼原理 3
2.3 曼徹斯特碼的應(yīng)用范圍 5
2.3.1 曼徹斯特碼在LAN中的應(yīng)用 7
2.3.2 曼徹斯特碼在測井系統(tǒng)中的應(yīng)用 7
第三章 曼徹斯特編解碼方案 9
3.1 編碼電路 9
3.2 解碼電路 15
3.3 同步信號提取電路 16
3.3.1 利用電壓比較器整形曼碼 18
3.3.2 利用微分電路檢出曼碼跳變沿 19
3.3.3 全波整流電路 21
3.3.4 窄帶濾波電路 24
3.3.5 鎖相環(huán) 27
第四章 運用VHDL語言對同步方法仿真 30
4.1 VHDL語言簡介 30
4.2 VHDL語言仿真 30
第五章 PROTEL軟件繪制電路圖簡介 33
5.1 PROTEL軟件簡介 33
5.2 電路圖繪制 33
第六章 結(jié)論與展望 36
參考文獻 37
致謝 38
附錄 39

摘要

在電信領(lǐng)域，曼徹斯特碼是一種數(shù)據(jù)通訊線性碼，它的每一個數(shù)據(jù)比特都是由至少一次電壓轉(zhuǎn)換的形式所表示的。曼徹斯特編碼因此被認為是一種自定時碼。自定時意味著數(shù)據(jù)流的精確同步是可行的。每一個比特都準(zhǔn)確的在一預(yù)先定義時間時期的時間中被傳送。曼徹斯特編碼已經(jīng)被許多高效率且被廣泛使用的電信標(biāo)準(zhǔn)所采用，例如以太網(wǎng)電訊標(biāo)準(zhǔn). 曼徹斯特編碼是一種超越傳統(tǒng)數(shù)字傳輸?shù)男诺谰幋a技術(shù)，由于其具有隱含時鐘、去除了零頻率信號的特性使得它在石油勘探測井中得到廣泛的應(yīng)用。
報告論述了曼徹斯特碼的原理，介紹了其編碼規(guī)則。對其特點和應(yīng)用范圍進行了說明。提出了曼徹斯特編解碼方案，重點運用VHDL語言對同步信號提取電路進行了硬件仿真。以及對使用Protel軟件繪制電路圖進行了介紹。系統(tǒng)成功實現(xiàn)了曼徹斯特碼數(shù)據(jù)傳送的要求而且電路簡單，性能穩(wěn)定。

關(guān)鍵詞： 曼徹斯特碼,同步信號,VHDL仿真

ABSTRACT
第一章 緒論

1.1 項目背景
測井技術(shù)發(fā)展到今天，已經(jīng)發(fā)生了很大的變化：一是由模擬測井技術(shù)發(fā)展到了數(shù)字測井技術(shù)；二是由數(shù)字測井技術(shù)發(fā)展到了數(shù)控測井技術(shù)。進入90年代，成像測井技術(shù)獲得了較大的發(fā)展，測井系統(tǒng)中需要傳送的數(shù)據(jù)信息量越來越大，為此必須解決數(shù)據(jù)的高速傳輸與正確接收兩個問題，如相關(guān)編碼技術(shù)、纜芯多路復(fù)用技術(shù)、基帶均衡技術(shù)等用以提高數(shù)據(jù)傳輸速率和降低誤碼率.在測井?dāng)?shù)據(jù)傳輸系統(tǒng)中，由于曼徹斯特碼既能提供足夠的定時分量，又無直流漂移，編碼過程相對簡單，因而曼徹斯特（Manchester）碼是測井?dāng)?shù)據(jù)傳輸中常用的編碼方式之一。曼徹斯特碼，又稱數(shù)字雙相碼或分相碼。在曼徹斯特編碼中，每一位的中間有一跳變，位中間的跳變既作時鐘信號，又作數(shù)據(jù)信號；從高到低跳變表示”1″，從低到高跳變表示”0″。曼徹斯特編碼是將時鐘和數(shù)據(jù)包含在數(shù)據(jù)流中，在傳輸代碼信息的同時，也將時鐘同步信號一起傳輸?shù)綄Ψ?，每位編碼中有一跳變，不存在直流分量，因此具有自同步能力和良好的抗干擾性能。但每一個碼元都被調(diào)成兩個電平，所以數(shù)據(jù)傳輸速率只有調(diào)制速率的1/2。曼徹斯特碼是主要用在數(shù)據(jù)同步傳輸?shù)囊环N編碼方式。由于曼徹斯特碼有如此多的優(yōu)點，所以在現(xiàn)代通信中得到了廣泛的應(yīng)用。本課題設(shè)計了一種利用曼徹斯特編碼實現(xiàn)數(shù)據(jù)傳輸?shù)耐ㄐ畔到y(tǒng)。本文的主要工作就是研究曼徹斯特碼編碼器的設(shè)計及實現(xiàn)。

1.2 項目研究內(nèi)容和任務(wù)
本項目主要研究曼徹斯特碼編碼器的硬件設(shè)計和實現(xiàn)。為了能順利完成曼徹斯特碼的編解碼任務(wù)，實現(xiàn)數(shù)據(jù)傳輸它應(yīng)該包括這樣幾個部分:編碼電路，解碼電路，以及同步信號提取電路。
在本次設(shè)計中，為了驗證電路系統(tǒng)能否順利完成曼徹斯特碼的編解碼功能，我們采取了比軟件仿真更加直觀，與最終產(chǎn)品更加貼近的硬件驗證方式。在該方式中需要使用VHDL語言對系統(tǒng)進行仿真。

1.3 論文各部分主要內(nèi)容
第二章詳細說明了曼徹斯特碼編碼的特點，規(guī)則以及應(yīng)用。第三章介紹了曼徹斯特編解碼系統(tǒng)的總體結(jié)構(gòu)和功能概述、硬件組成。第四章詳細說明了利用VHDL語言對系統(tǒng)的同步信號提取模塊進行仿真的過程。第五章介紹了利用PROTEL的電路圖繪制。第六章是對本次設(shè)計的小結(jié)和展望。

第二章 曼徹斯特碼的原理及其編碼規(guī)則

2.1 曼徹斯特碼簡介及其編碼規(guī)則
在電信領(lǐng)域，曼徹斯特碼,(也稱作相位碼或者PE）是一種數(shù)據(jù)通訊線性碼，它的每一個數(shù)據(jù)比特都是由至少一次電壓轉(zhuǎn)換的形式所表示的曼徹斯特編碼被因此被認為是一種自定時碼。自定時意味著數(shù)據(jù)流的精確同步是可行的。每一個比特都準(zhǔn)確的在一預(yù)先定義時間時期的時間中被傳送。
但是,今天有許許多多的復(fù)雜的編碼方法(例如8B/10B編碼）,在達到同等目的情況下只需要更少帶寬負荷并且只有更少的同步信號相位模糊.
二進制碼與曼徹斯特碼波形的對比關(guān)系如下。

圖2.1 二進制碼與曼徹斯特碼波形
2.2 曼徹斯特碼原理
用于數(shù)字基帶傳輸?shù)拇a型種類較多，Manchester碼是其中常用的一種。Manchester碼是一種用跳變沿（而非電平）來表示要傳輸?shù)亩M制信息（0或1），一般規(guī)定在位元中間用下跳變表示”1″，用上跳變表示”0″. 曼徹斯特編碼被被認為是一種自定時碼自定時意味著數(shù)據(jù)流的精確同步是可行的。每一個比特都準(zhǔn)確的在一預(yù)先定義時間時期的時間中被傳送。
曼徹斯特編碼提供了一種簡單的方法在長時間段內(nèi)沒有電平跳變的情況下，
仍然能夠?qū)θ我獾亩M制序列進行編碼，并且防止在這種情況下同步時鐘信號的丟失以及防止低通模擬電路中低頻直流飄移所引起的比特錯誤。如果保證傳送的編碼交流信號的直流分量為零并且能夠防止中繼信號的基線漂移，那么很容易實現(xiàn)信號的恢復(fù)和防止能量的浪費。曼徹斯特碼具有豐富的位定時信息。
以下是在不同P值情況下的功率譜仿真圖。
圖2.2為P=0.5時的功率譜圖。
這樣的情況出現(xiàn)在”0″和”1″的概率比為1: 1的情況，比如編碼前二進制隨機碼為全”0″或全”1″的情況。
p=0.5時曼徹斯特碼功率譜：
圖2.2 p=0.5時曼徹斯特碼功率譜

圖2.3為P=0.4時的曼徹斯特碼的功率譜圖，圖2.4為P=0.4時曼徹斯特碼的功率譜中的線譜圖。從圖中可以看到有線譜資源，表明有可提取的位定時信息。
當(dāng)P=0.4時，編碼前二進制隨機序列中的”1″的概率為0.4.

圖 2.3 p=0.4時曼徹斯特碼功率譜
如果一曼徹斯特編碼信號,沿著通訊信道某處進行跳變,它從一個變化狀態(tài)到另一個變化狀態(tài).但是,這樣情況能被差分曼徹斯特編碼輕易克服。
曼徹斯特編碼的缺點在于為每一比特進行電平跳變的結(jié)果是曼徹斯特信號編碼所要求的帶寬相比異步通訊要高一倍，并且其頻譜也更寬。雖然曼徹斯特編碼是一種高度可靠的通信方式,帶寬要求被視為其不利之處，在達到的同樣的目標(biāo)的情況下，其更好的編碼表現(xiàn)和更小帶寬要求使得最現(xiàn)代化的通訊協(xié)議隨著更現(xiàn)化的線性編碼不斷發(fā)展。
曼徹斯特碼所要考慮的一件事就是發(fā)射機與接收機的同步問題，初看起來它可能是半比特周期的錯誤將導(dǎo)致接收機終端得到相反的輸出，但是進一步考慮表明了典型數(shù)據(jù)在這個情況下將導(dǎo)致違例碼。使用硬件能探測到這些違例碼，運用這些信息實現(xiàn)精確的同步正確的解釋這些有關(guān)數(shù)據(jù)。

2.3 曼徹斯特碼的應(yīng)用范圍
曼徹斯特編碼已經(jīng)被許多高效率且被廣泛使用的電信標(biāo)準(zhǔn)所采用，例如以太網(wǎng)電訊標(biāo)準(zhǔn). 曼徹斯特編碼是一種超越傳統(tǒng)數(shù)字傳輸?shù)男诺谰幋a技術(shù)，由于其具有隱含時鐘、去除了零頻率信號的特性使得它在石油勘探測井中也得到廣泛的應(yīng)用。
在1949年第一次提出了的曼徹斯特編碼方案，是一個被應(yīng)用在物理層的同步時鐘編碼技術(shù)用來將時鐘和數(shù)據(jù)編碼統(tǒng)一在一個同步比特數(shù)據(jù)流中。在這項技術(shù)中,在電纜上被傳送的真實二元數(shù)據(jù)不是以一連串的邏輯序列1或者0來表示的(這項技術(shù)也是一種不歸零碼NRZ）。這些要傳送的數(shù)據(jù)比特被轉(zhuǎn)換成一個略微不同格式,比起直接用二進制碼(i.e. NRZ)來有許多的優(yōu)勢。在曼徹斯特編碼方案中,比特周期中間的0到1跳變表示邏輯0，比特周期中間的1到0的跳變表示邏輯1。注意信號跳變不一定在‘bitboundaries’比特邊界（一個比特和另外一個比特)之間的分界線，但是總是發(fā)生在每個比特的中間位置.曼徹斯特編碼的規(guī)則列出如下：

初始數(shù)據(jù) 發(fā)送的值
邏輯 0 0 到　 1　 (比特中心向上跳變)
邏輯 1 1　到　0 　(比特中心向下跳變
圖2.4 曼徹斯特編碼的規(guī)則

注意:在有些情形下你將看到編碼方案相反的情況。把邏輯0表示為0到1的跳變.兩種定義已經(jīng)并存很多年. 以太網(wǎng)藍皮書和美國電氣及電子工程師學(xué)會標(biāo)準(zhǔn)IEEE (10 Mbps)描繪了邏輯0被發(fā)送成是0到1的跳變，邏輯1表示成1到0的跳變。（零被表示成電纜上的更小的負電壓）.因為很多物理層采用一種翻轉(zhuǎn)線性驅(qū)動器把二進制數(shù)據(jù)轉(zhuǎn)換成電信號,這個信號在線纜上與編碼器的輸出恰恰相反。差分物理層傳輸（例如10BT）不能容忍這種反轉(zhuǎn)。
下面的簡圖展示了一個典型的被寄送數(shù)據(jù)(1,1,0,1,0,0)編碼后的相應(yīng)的曼徹斯特編碼信號的發(fā)送

圖2.5 (1,1,0,1,0,0)編碼后的相應(yīng)的曼徹斯特編碼信號

方波波形表曼徹斯特碼比特流承載一個比特序列110100.
曼徹斯特編碼可以選擇性的看成為一種相位編碼,每一個比特被編碼成正向90度的階段相位轉(zhuǎn)變或者負90度的相位轉(zhuǎn)變.曼徹斯特碼依次可以看作是一種相位碼。曼徹斯特編碼信號包含頻繁的電平跳變,這使得它可以允許接收器運用數(shù)字鎖相環(huán)提取精確的時鐘信號并且實現(xiàn)每個比特的定時和正確解碼。為了保證數(shù)字鎖相環(huán)可靠運作,被傳送的比特流必須包含有高密度的比特跳變。曼徹斯特編碼保證了這一點，可以應(yīng)用數(shù)字鎖相環(huán)精確提取時鐘信號。相位曼徹斯特編碼能消耗大約兩倍的原來信號(20 MHz)的帶寬。這就是作為電平頻繁跳變的代價，對于一個10 Mbps局域網(wǎng),信號頻譜值在5和20 MHz之間。

2.3.1 曼徹斯特碼在LAN中的應(yīng)用
曼徹斯特碼由于其特殊的性能，被廣泛應(yīng)用于小功率無線傳輸系統(tǒng)中。曼徹斯特編碼是申行數(shù)據(jù)傳輸?shù)囊环N重耍的編碼方式。曼徹斯特編碼最大的優(yōu)點是:數(shù)據(jù)和同步時鐘統(tǒng)一編碼，曼碼中含有豐富的時鐘信號，直流分量基本為零，接收器能夠較容易恢復(fù)同步時鐘，并同步解調(diào)出數(shù)據(jù)，具有很好的抗干擾性能，這使它更適合于信道傳輸。IEEE802.4令牌總線標(biāo)準(zhǔn)采用了此種傳輸技術(shù)。
曼徹斯特編碼被使用作一個以太網(wǎng)局域網(wǎng)的物理層,對于一個以太網(wǎng)局域網(wǎng)用同軸電纜作為傳輸介質(zhì)，額外的帶寬不是重要的問題。CAT5e纜線的帶寬有限，為了達到100 Mbps的數(shù)據(jù)速率需要更高效率的編碼方法，必要使用一個4b/5b MLT編碼方案。它使用(代替曼徹斯特編碼使用的兩個電平值)三個信號電平值，因此可以實現(xiàn)100 Mbps信號的數(shù)據(jù)速率且只需要占僅31 MHz的帶寬. IEEE-802.3u規(guī)范采用三電平符號傳輸系統(tǒng)取代10BaseT的二電平曼徹斯特編碼，能實現(xiàn)快速以太網(wǎng)的兼容性。這種方案采用一種最初為FDDI（光纖分布式數(shù)據(jù)接口）系統(tǒng)開發(fā)的4B/5B編碼。這種編碼將4位數(shù)據(jù)半字節(jié)轉(zhuǎn)換為5位編碼，用以實現(xiàn)錯誤檢測和增加控制碼，例如數(shù)據(jù)流起始和終止定界符。將符號率提高到125 Mbps，可補償4B/5B內(nèi)在的20%數(shù)據(jù)傳輸效率，但是這種帶寬增加所產(chǎn)生的頻譜會被曼徹斯特編碼擴展到數(shù)百兆赫。衰減損耗和EMC問題使這種方法無法使用，所以100BaseTX使用了MLT-3（多電平轉(zhuǎn)換三電平）載波。吉比特以太網(wǎng)使用五電平值和8b/10b編碼方案，在有限的電纜帶寬下更有效率，在100 MHz的帶寬以內(nèi)提供1Gbps的數(shù)據(jù)速率。

2.3.2 曼徹斯特碼在測井系統(tǒng)中的應(yīng)用
測井技術(shù)發(fā)展到今天，已經(jīng)發(fā)生了很大的變化：一是由模擬測井技術(shù)發(fā)展到了數(shù)字測井技術(shù)；二是由數(shù)字測井技術(shù)發(fā)展到了數(shù)控測井技術(shù)。進入90年代，成像測井技術(shù)獲得了較大的發(fā)展，測井系統(tǒng)中需要傳送的數(shù)據(jù)信息量越來越大，為此必須解決數(shù)據(jù)的高速傳輸與正確接收兩個問題，如相關(guān)編碼技術(shù)、纜芯多路復(fù)用技術(shù)、基帶均衡技術(shù)等用以提高數(shù)據(jù)傳輸速率和降低誤碼率.在測井?dāng)?shù)據(jù)傳輸系統(tǒng)中，由于曼徹斯特碼既能提供足夠的定時分量，又無直流漂移，編碼過程相對簡單，因而曼徹斯特（Manchester）碼是測井?dāng)?shù)據(jù)傳輸中常用的編碼方式之一。
目前，在實際的工程測井中，常采用Manchester編譯碼器HD-15530把測井?dāng)?shù)據(jù)轉(zhuǎn)換為Manchester碼及把Manchester碼解碼為數(shù)據(jù).由于HD-15530發(fā)送數(shù)據(jù)輸入及接受數(shù)據(jù)輸出均為串行方式，并且Manchester編碼、解碼是以16位數(shù)據(jù)為基本單位，邏輯上要求使用16位的并入串出移位寄存器和16位的串入并出移位寄存器與單片機接口，這樣硬件結(jié)構(gòu)比較復(fù)雜，儀器成本較高.考慮到測井?dāng)?shù)據(jù)傳輸速率不高，可用單片機軟件來實現(xiàn)Manchester編碼和解碼功能. 　在油田測井中，井下儀在井下采集大量信息，并傳送給地面測井系統(tǒng)；但井下儀到地面段信道的傳輸性能并不好，常用的NRZ碼不適合在這樣的信道里傳輸，而且NRZ碼含有豐富的直流分量，容易引起滾筒的磁化，因而選用了另外一種編碼 –曼徹斯特碼。曼徹斯特編碼串行數(shù)據(jù)傳輸?shù)囊环N重要的編碼方式。和最常用的NRZ碼相比，曼徹斯特碼具有很多優(yōu)點。例如，消除了NRZ碼的直流成分，具有時鐘恢復(fù)和更好的抗干擾性能，這使它更適合于信道傳輸。
但曼徹斯特碼的時序比較復(fù)雜，實現(xiàn)編解碼器和單片機的接口需要添加大量的邏輯電路，給電路設(shè)計和調(diào)試帶來很多困難。使用CPLD可大大簡化這一過程。CPLD（Complex Programmable Logic Devices）具有用戶可編程、時序可預(yù)測、速度高和容易使用等優(yōu)點，這幾年得到了飛速發(fā)展和廣泛應(yīng)用。上至高性能CPU,下至簡單的74電路，都可以用CPLD來實現(xiàn)。而且CPLD的可編程性，使修改和產(chǎn)品升級變得十分方便。用戶可以根據(jù)原理圖或硬件描述語言自由地設(shè)計一個數(shù)字系統(tǒng)，然后通過軟件仿真，事先驗證設(shè)計的正確性。PCB完成以后，還可以利用PLD的在線修改能力，隨時修改設(shè)計而不必改動硬件電路，從而大大縮短了設(shè)計和調(diào)試時間，減少了PCB面積，提高了系統(tǒng)的可靠性.
第三章 曼徹斯特編解碼方案

曼徹斯特編解碼電路由三個部分組成，分別是編碼電路模塊，解碼電路模塊，和同步信號提取電路模塊。編碼電路模塊提供時鐘源，并且對輸入的待傳送原碼進行編碼，將其轉(zhuǎn)換成曼徹斯特碼并發(fā)送。同步時鐘信號提取電路模塊負責(zé)從接收到的曼徹斯特碼中提取其中包含的同步時鐘信號，將其提供給解碼電路模塊進行解碼。解碼電路模塊用則是將接收到的曼徹斯特碼整形后利用同步時鐘提取電路模塊提供的同步信號把它轉(zhuǎn)換成原碼輸出。三個相對獨立的模塊相互協(xié)同工作共同完成曼徹斯特編解碼工作，同時相互獨立的模塊結(jié)構(gòu)有利于查找電路中存在的問題，便于維護。
系統(tǒng)整體原理框圖如下：

圖3.1 曼徹斯特編解碼電路原理框圖

3.1 編碼電路
編碼電路的實現(xiàn),編碼電路模塊具體分為以下幾個部分：時鐘源，占空比調(diào)整電路，同步電路，編碼電路。
結(jié)構(gòu)圖如下所示：

圖 3.2 編碼電路模塊原理圖

對比曼徹斯特編碼與原碼波形，可以看出在理想狀況下，曼徹斯特碼在時鐘的前半周期和原碼相同，后半周期和原碼相反。因此要用一個數(shù)據(jù)選擇器，在時鐘信號為高電平時，選擇原碼作為曼徹斯特編碼的信號，而時鐘信號為低電平時，選擇原碼的反碼作為曼徹斯特編碼信號即可。但是上面的思路還有一定的問題。其一，時鐘信號與原碼的信號起始位置不同。如果按照上面的思路編碼，就會在編碼時出現(xiàn)錯誤情況。例如：”1″的寬度與一般的寬度不同，導(dǎo)致之后的編碼全部出錯，顯然編碼是錯誤的。在通信系統(tǒng)中，時鐘和信號往往是由電路的不同部分產(chǎn)生的，起始時刻不同也是很正常的。在對信號進行編碼前，用一個D觸發(fā)器對信號進行整形，可以使信號和時鐘同步，而且能調(diào)整信號的脈寬，使信號的寬度為時鐘周期的整數(shù)倍。當(dāng)時鐘的頻率和信號發(fā)送的波特率相等時，就只會在原碼中較寬(比時鐘周期寬)的碼元處產(chǎn)生一個誤碼，而較窄(比時鐘周期窄)的碼元處不會產(chǎn)生誤碼。。很明顯，原碼就是在時鐘的前半周期(高電平的時候)保持曼徹斯特的碼不變，而時鐘后半周期，維持前半周期的電平不變，就恢復(fù)出原碼了12,31。這個過程只要時鐘相位調(diào)整得當(dāng)，同樣可以用一個D觸發(fā)器實現(xiàn)。綜上所述，編碼電路僅需要一個D觸發(fā)器，一個數(shù)據(jù)選擇器;而譯碼電路僅需要一個D觸發(fā)器就可以實現(xiàn)。另外只需要構(gòu)建一個占空比為1/2，且頻率大于兩倍于信號速率的時鐘。硬件電路比較簡單，使用的元器件也比較簡單，成本較低。而且可以方便地測試編碼。
編碼電路主要由時鐘電路模塊、占空比調(diào)整電路、編碼電路部分組成。時鐘信號 產(chǎn)生很多時候多是采用集成電路定時器555產(chǎn)生，作定時器時，定時時間長。555的靜態(tài)電流較小，一般為80 LA左右。改變R,,R2,C 的值可得到任意頻率的時鐘脈沖。由于電容C的充放電時間常數(shù)不相等。因此電路的輸出波形為矩形脈沖，脈沖的占空比隨頻率的變化而變化。
然而，555定時器作為時鐘源時，它的時鐘穩(wěn)定性不夠高，一般只有三個數(shù)量級，而此處設(shè)計的曼徹斯特編解碼電路設(shè)計速率為100KBps，誤碼率要求0.001以下。要求時鐘頻率為100 000Hz ,并且因為占空比調(diào)整電路實際上是一個二分頻電路，因此時鐘源頻率要求達到200 000Hz.顯然，555定時器不能滿足要求。所以此處選用了穩(wěn)定度高得多的晶體震蕩定時電路，精確度可達4五至9個數(shù)量級，完全符合電路的要求。具體實際應(yīng)用中采用了比較常用性價比高的石英晶體正弦波振蕩電路。

3.1.1 石英晶體振蕩器
石英晶體振蕩器是高精度和高穩(wěn)定度的振蕩器，被廣泛應(yīng)用于彩電、計算機、遙控器等各類振蕩電路中，以及通信系統(tǒng)中用于頻率發(fā)生器、為數(shù)據(jù)處理設(shè)備產(chǎn)生時鐘信號和為特定系統(tǒng)提供基準(zhǔn)信號。
一、石英晶體振蕩器的基本原理
1、石英晶體振蕩器的結(jié)構(gòu)
石英晶體振蕩器是利用石英晶體（二氧化硅的結(jié)晶體）的壓電效應(yīng)制成的一種諧振器件，它的基本構(gòu)成大致是：從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應(yīng)面上涂敷銀層作為電極，在每個電極上各焊一根引線接到管腳 上，再加上封裝外殼就構(gòu)成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產(chǎn)品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。
2、壓電效應(yīng)
若在石英晶體的兩個電極上加一電場，晶片就會產(chǎn)生機械變形。反之，若在晶片的兩側(cè)施加機械壓力，則在晶片相應(yīng)的方向上將產(chǎn)生電場，這種物理現(xiàn)象稱為壓電效應(yīng)。如果在晶片的兩極上加交變電壓，晶片就會產(chǎn)生機械振動，同時晶片的機械振動又會產(chǎn)生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當(dāng)外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振幅大得多，這種現(xiàn)象稱為壓電諧振，它與LC回路的諧振現(xiàn)象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關(guān)。
3諧振頻率
從石英晶體諧振器的等效電路可知，它有兩個諧振頻率，即（1）當(dāng)L、C、R支路發(fā)生串聯(lián)諧振時，它的等效阻抗最?。ǖ扔赗）。串聯(lián)揩振頻率用fs表示，石英晶體對于串聯(lián)揩振頻率fs呈純阻性，（2）當(dāng)頻率高于fs時L、C、R支路呈感性，可與電容C。發(fā)生并聯(lián)諧振，其并聯(lián)頻率用fd表示。
二、石英晶體振蕩器的主要參數(shù)
標(biāo)稱頻率大都標(biāo)明在晶振外殼上。如常用普通晶振標(biāo)稱頻率有：48kHz、500 kHz、503.5 kHz、1MHz～40.50 MHz等，對于特殊要示，石英晶體對于串聯(lián)揩振頻率fs呈純阻性，（2）當(dāng)頻率高于fs時L、C、R支路呈感性，可與電容C。發(fā)生并聯(lián)諧振，其并聯(lián)頻率用fd表示。
根據(jù)石英晶體的等效電路，可定性畫出它的電抗-頻率特性曲線如圖2e所示。可見當(dāng)頻率低于串聯(lián)諧振頻率fs或者頻率高于并聯(lián)揩振頻率fd時，石英晶體呈容性。僅在fs＜f＜fd極窄的范圍內(nèi)，石英晶體呈感性。
石英晶體振蕩器是高精度和高穩(wěn)定度的振蕩器，被廣泛應(yīng)用于彩電、計算機、遙控器等各類振蕩電路中，以及通信系統(tǒng)中用于頻率發(fā)生器、為數(shù)據(jù)處理設(shè)備產(chǎn)生時鐘信號和為特定系統(tǒng)提供基準(zhǔn)信號。石英晶體正弦波振蕩電路的形式是多種多樣的，但基本電路只有兩類，即并聯(lián)型和串聯(lián)型石英晶體正弦波振蕩電路，前者石英晶體工作在接近于并聯(lián)諧振狀態(tài)，而后者則工作在串聯(lián)諧振狀態(tài)。
在工程應(yīng)用中，例如在實驗用的低頻及高頻信號產(chǎn)生電路中，往往要求正弦波振蕩電路的振蕩頻率有一定的穩(wěn)定度，有時要求振蕩頻率十分穩(wěn)定，如通訊系統(tǒng)中的射頻振蕩電路、數(shù)字系統(tǒng)的時鐘產(chǎn)生電路等。因此，有必要引用頻率穩(wěn)定度來作為衡量振蕩電路的質(zhì)量指標(biāo)之一。頻率穩(wěn)定度一般用頻率的相對變化量△f/f0來表示，f0為振蕩頻率，△f為頻率偏移。頻率穩(wěn)定度有時附加時間條件， 如一小時或一日內(nèi)的頻率相對變化量。
影響LC振蕩電路振蕩頻率無的因素主要是 LC 并聯(lián)諧振回路的Q值，可以證明，Q值愈大，頻率穩(wěn)定度愈高。由電路理論知道：為了提高Q值，應(yīng)盡量減小回路的損耗電阻R并加大L/C值。 但一般的LC振蕩電路，其Q值只可達數(shù)百， 在要求頻率穩(wěn)定度高的場合，往往采用石英晶體振蕩電路。它的頻率穩(wěn)定度可高達10-9甚至10-11。
石英晶體振蕩電路之所以具有極高的頻率穩(wěn)定度，主要是由于采用了具有極高Q值的石英晶體元件。石英晶體是一種各向異性的結(jié)晶體，它是硅石的一種，其化學(xué)成分是二氧化硅 。 從一塊晶體上按一定的方位角切下的薄片稱為晶片（可以是正方形、矩形或圓形等)， 然后在晶片的兩個對應(yīng)表面上涂敷銀層并裝上一對金屬板，就構(gòu)成石英晶體產(chǎn)品，一般用金屬外殼密封，也有用玻璃殼封裝的。

圖3.3 石英晶體產(chǎn)品外形
石英晶片所以能做振蕩電路是基于它的壓電效應(yīng)，可以用上圖所示的等效電路來模擬。等效電路中的C。 為切片與金屬板構(gòu)成的靜電電容，L和C分別模擬晶體的質(zhì)量(代表慣性)和彈性，而晶片振動時,因摩擦而造成的損耗則用電阻R來等效。 石英晶體的一個可貴的特點在于它具有很高的質(zhì)量與彈性的比值 (等效于L/C)，因而它的品質(zhì)因數(shù)Q高達10000~500000的范圍內(nèi)。 等效電路中元件的典型參數(shù)為：Co很?。簬譸F～幾十pF，L：幾十mH～幾百mH，C：0.0002 pF ～0.1pF 。
下圖為石英晶體的符號、等效電路和電抗特性。

圖3.4 石英晶體的符號、等效電路和電抗特性

由等效電路可知，石英晶體有兩個諧振頻率，即
（1）L-C-R支路串聯(lián)諧振
（3.1）
（2）當(dāng)f>fs時，L-C-R支路呈感性，與Co產(chǎn)生并聯(lián)諧振。
（3.2）
由于Co>>C，故fP≈fS.
在實際應(yīng)用中，通常串入一個用于校正振蕩頻率的小電容CS，如上圖所示。 CS的選擇應(yīng)比C大。
因此，利用石英晶體的頻率特性可構(gòu)成兩種不同類型的頻率高度穩(wěn)定的正弦波振蕩電路：
當(dāng)石英晶體發(fā)生串聯(lián)諧振時，它呈純阻性，相移是0。若把石英晶體作為放大電路的反饋網(wǎng)絡(luò)，并起選頻作用，只要放大電路的相移也是0，則滿足相位條件， 形成串聯(lián)型石英晶體正弦波振蕩電路。
當(dāng)頻率在fs與fp之間，石英晶體呈感性，可將它與兩個C構(gòu)成電容三點式正弦波振蕩電路，形成并聯(lián)型石英晶體正弦波振蕩電路如圖3.5所示。
綜合以上因素本次設(shè)計時鐘源選用并聯(lián)型石英晶體正弦波振蕩電路如圖3.5所示電路完全可以滿足系統(tǒng)在頻率穩(wěn)定度以及精確度等各項要求。

圖3.5 并聯(lián)型石英晶體正弦波振蕩電路

3.1.2 占空比調(diào)整電路
占空比調(diào)整電路采用一個D觸發(fā)器，將其反向輸出端接至其輸入端D 管腳，時鐘源輸出端接入其CP管腳，從而構(gòu)成一個二分頻電路實現(xiàn)占空比調(diào)整，將原來由石英晶體震蕩電路產(chǎn)生的占空比隨頻率變化而變化的時鐘信號調(diào)整其占空比為50%。如下圖所示：

圖3.6 占空比調(diào)整電路

3.1.3 編碼電路
曼徹斯特碼在時鐘的前半周期和原碼相同，后半周期和原碼相反。因此要用一個數(shù)據(jù)選擇器，在時鐘信號為高電平時，選擇原碼作為曼徹斯特編碼的信號，而時鐘信號為低電平時，選擇原碼的反碼作為曼徹斯特編碼信號即可。如下圖所示：
圖3.7 編碼電路
以上則構(gòu)成了曼徹斯特編碼電路模塊。

3.2 解碼電路
解碼電路中，由于同步時鐘信號已經(jīng)有專門的模塊電路恢復(fù)出來，因此直接利用，解碼電路模塊所需要做的只是在時鐘信號為高電平（前半時鐘周期）時，直接把此時曼徹斯特碼電平值作為曼徹斯特碼譯碼的信號，而時鐘信號為低電平（后半時鐘周期）時，保持前半時鐘周期的曼徹斯特碼電平值即可。因此解碼電路中，理論上只需要一個D觸發(fā)器即可以實現(xiàn)。解碼電路比較簡單。

3.3 同步信號提取電路
數(shù)字通信在近幾十年來得到了迅速的發(fā)展，其原因是數(shù)字通信系統(tǒng)具有許多模擬通信系統(tǒng)不能達到或不容易達到的優(yōu)越性。數(shù)字通信的這些優(yōu)越性體現(xiàn)在諸多方面，以下是一些容易理解的數(shù)字通信的優(yōu)點。
1. 抗干擾能力強;
2. 便于靈活進行各種處理，可以硬件實現(xiàn)，也可以計算機程序?qū)崿F(xiàn);
3. 易于實現(xiàn)集成化、小型化;
4. 易于加密;
5. 容易存儲;
6. 各種業(yè)務(wù)可以結(jié)合起來，有利于實現(xiàn)寬帶多媒體通信。
數(shù)字通信系統(tǒng)雖然優(yōu)點眾多，但是仍然有其固有的缺點，主要體現(xiàn)在同步和誤碼上面。這些方面的指標(biāo)是通信系統(tǒng)性能的關(guān)鍵，但同時，這方面的理論和技術(shù)也是通信領(lǐng)域研究的重點和難點。數(shù)字通信系統(tǒng)中，有異步通信系統(tǒng)和同步通信系統(tǒng)。在同步通信系統(tǒng)中，數(shù)字信號序列是按節(jié)拍一步一步工作，因此收發(fā)兩端的節(jié)拍一定要相同。否則將出現(xiàn)混亂。另外，發(fā)送的數(shù)字信號序列常常是編組的，收端必須知道這些編組的頭尾，否則無法恢復(fù)原始信息。要保證收發(fā)兩端的節(jié)拍一致，必須有同步系統(tǒng)的控制同步是數(shù)字通信系統(tǒng)以及某些采用相干解調(diào)的模擬通信系統(tǒng)中的一個重要問題。由于收發(fā)雙方不在一地，要使它們能步調(diào)一致協(xié)調(diào)工作，必須要有同步系統(tǒng)來保證。在數(shù)字通信中，按照同步的功用分為:載波同步、位同步、群同步和網(wǎng)同步。
在數(shù)字通信中，任何消息都是一連串信號碼元序列，所以接收時需要知道每個碼元的起止時刻，才能在恰當(dāng)?shù)臅r刻進行取樣判決。通常將在接收端產(chǎn)生與接收碼元的重復(fù)頻率和相位一致的定時脈沖序列的過程稱為碼元同步或位同步，而稱這個定時脈沖序列為碼元同步脈沖或位同步脈沖。必須獲得了同步時鐘信號才能實現(xiàn)解碼。位同步是指在接收端的基帶信號中提取碼元定時的過程，是正確取樣判決的基礎(chǔ)，只有數(shù)字通信才需要，并且不論是基帶傳輸還是頻帶傳輸都需要位同步;所提取的位同步信息是頻率等于碼速率的定時脈沖，相位則根據(jù)判決時信號波形決定，可能在碼元中間，也可能在碼元中止時刻或其他時刻。位同步又稱同步傳輸，它是使接收端對每一位數(shù)據(jù)都要和發(fā)送端保持同步。如果基帶信號為隨機的二進制不歸零脈沖序列，那么這種信號本身不包含位同步信號。為了獲得位同步信號，就應(yīng)在基帶信號中插入位同步導(dǎo)頻信號，或者對該基帶信號進行某種變換。這兩種方法稱為插入導(dǎo)頻法和直接法。還有一種方式，將基帶信號通過線路編碼的方式，使其包含定時信號。
在實現(xiàn)位同步時，具體實現(xiàn)可分為外同步法和自同步法兩種。在外同步法中，接收端的同步信號事先由發(fā)送端送來，而不是自己產(chǎn)生也不是從信號中提取出來。即在發(fā)送數(shù)據(jù)之前，發(fā)送端先向接收端發(fā)出一串同步時鐘脈沖，接收端按照這一時鐘脈沖頻率和時序鎖定接收端的接收頻率，以便在接收數(shù)據(jù)的過程中始終與發(fā)送端保持同步。
自同步法是指能從數(shù)據(jù)信號波形中提取同步信號的方法。自同步法也就是通
過編碼(線路編碼)令數(shù)據(jù)信號波形的功率譜中包含表達定時分量的線譜的方式
達到的。曼徹斯特碼是一種典型使用自同步法保持位同步的線路碼型。
同步信號提取電路是整個電路中最關(guān)鍵也是最復(fù)雜的部分，它的成功與否直接影響整個電路的正常工作，任何一點同步信號提取電路的誤差都可能導(dǎo)致最終的解碼輸出誤碼。
同步時鐘提取電路具體分為以下幾個部分：
整形電路
微分電路
全波整流電路
窄帶濾波電路
鎖相環(huán)電路及二分頻
結(jié)構(gòu)圖如下所示：

圖3.8 同步時鐘提取電路原理圖

圖3.9 同步時鐘提取波形圖

3.3.1 利用電壓比較器整形曼碼
接受端所接收到的曼徹斯特碼在傳輸過程中不可避免的會受到外界的干擾從而產(chǎn)生信號波形的失真，接收到的波形將不再是規(guī)則的方波，因此在進行解碼之前必須對接收的信號先進行整形，利用過零比較器可以實現(xiàn)這一要求。
電壓比較器是集成運放非線性應(yīng)用電路，它將一個模擬量電壓信號和一個參考電壓相比較，在二者幅度相等的附近，輸出電壓將產(chǎn)生躍變，相應(yīng)輸出高電平或低電平。比較器可以組成非正弦波形變換電路及應(yīng)用于模擬與數(shù)字信號轉(zhuǎn)換等領(lǐng)域。
下圖所示為一最簡單的電壓比較器，UR為參考電壓，加在運放的同相輸入端，輸入電壓ui加在反相輸入端。
(a)電路圖 (b)傳輸特性
圖 3.10 電壓比較器
當(dāng)ui＜UR時，運放輸出高電平，穩(wěn)壓管Dz反向穩(wěn)壓工作。輸出端電位被其箝位在穩(wěn)壓管的穩(wěn)定電壓UZ，即uO＝UZ
當(dāng)ui＞UR時，運放輸出低電平，DZ正向?qū)ǎ敵鲭妷旱扔诜€(wěn)壓管的正向壓降UD，即uo＝－UD
因此，以UR為界，當(dāng)輸入電壓ui變化時，輸出端反映出兩種狀態(tài)，高電位和低電位。表示輸出電壓與輸入電壓之間關(guān)系的特性曲線，稱為傳輸特性。 圖3.10為(a)圖比較器的傳輸特性。
常用的電壓比較器有過零比較器、具有滯回特性的過零比較器、雙限比較器（又稱窗口比較器）等。
過零比較器
電路如下圖所示為加限幅電路的過零比較器，DZ為限幅穩(wěn)壓管。信號從運放的反相輸入端輸入，參考電壓為零,從同相端輸入。當(dāng)Ui＞0時，輸出UO＝-(UZ+UD)，當(dāng)Ui＜0時，UO＝+(UZ+UD)。其電壓傳輸特性如圖3.11（b）所示。
過零比較器結(jié)構(gòu)簡單，靈敏度高，但抗干擾能力差。

(a) 過零比較器 (b) 電壓傳輸特性
圖3.11 過零比較器

3.3.2 利用微分電路檢出曼碼跳變沿
微分電路可把矩形波轉(zhuǎn)換為尖脈沖波,此電路的輸出波形只反映輸入波形的突變部分,即只有輸入波形發(fā)生突變的瞬間才有輸出。而對恒定部分則沒有輸出。輸出的尖脈沖波形的寬度與R*C有關(guān)（即電路的時間常數(shù)）,R*C越小,尖脈沖波形越尖,反之則寬。此電路的R*C必須遠遠少于輸入波形的寬度,否則就失去了波形變換的作用,變?yōu)橐话愕腞C耦合電路了,一般R*C少于或等于輸入波形寬度的1/10就可以了。因此，利用微分電路可以檢出曼徹斯特碼跳變沿，從而方便下一步從中提取時鐘信號。
圖3.12給出了一個標(biāo)準(zhǔn)的微分電路形式。為表達方便，這里我們使輸入為頻率為50Hz的方波，經(jīng)過微分電路后，輸出為變化很陡峭的曲線。圖3.13是用示波器顯示的輸入和輸出的波形。

圖3.12 微分電路波形圖

圖3.13 示波器波形
當(dāng)?shù)谝粋€方波電壓加在微分電路的兩端（輸入端）時，電容C上的電壓開始因充電而增加。而流過電容C的電流則隨著充電電壓的上升而下降。電流經(jīng)過微分電路（R、C）的規(guī)律可用下面的公式來表達（參考右圖）：

? i-充電電流（A）；
? v-輸入信號電壓（V）；
? R-電路電阻值（歐姆）； 圖3.14 微分電路
C-電路電容值（F）；
? e-自然對數(shù)常數(shù)（2.71828）；
? t-信號電壓作用時間（秒）；
? CR-R、C常數(shù)（R*C）
由此我們可以看出輸出部分即電阻上的電壓為i*R，結(jié)合上面的計算，我們可以得出輸出電壓曲線計算公式為（其曲線見下圖）：

圖3.15輸出電壓曲線圖

3.3.3 全波整流電路
在微分電路之后，由于檢測出來的曼徹斯特碼跳變沿具有上下兩個方向，得到的尖鋒脈沖也同樣如此，不能直接濾波提取位同步信號，因此需要一個全波整流電路將微分電路輸出的尖鋒脈沖統(tǒng)一為一個極性，然后送入窄帶濾波電路即可提取出位同步信號。全波整流電路有單相全波整流電路和橋式整流電路等幾種類型，下面是對它們各自性能的分析。
全波整流電路
全波整流電路，可以看作是由兩個半波整流電路組合成的。變壓器次級線圈中間需要引出一個抽頭，把次組線圈分成兩個對稱的繞組，從而引出大小相等但極性相反的兩個電壓e2a 、e2b ，構(gòu)成e2a 、D1、Rfz與e2b 、D2 、Rfz ，兩個通電回路。
全波整流電路的工作原理：在0～π 間內(nèi)，e2a 對Dl為正向電壓，D1 導(dǎo)通，在Rfz 上得到上正下負的電壓；e2b 對D2 為反向電壓， D2 不導(dǎo)通。在π-2π時間內(nèi)，e2b 對D2 為正向電壓，D2 導(dǎo)通，在Rfz 上得到的仍然是上正下負的電壓；e2a 對D1 為反向電壓，D1 不導(dǎo)通。如此反復(fù)，由于兩個整流元件D1 、D2 輪流導(dǎo)電，結(jié)果負載電阻Rfz 上在正、負兩個半周作用期間，都有同一方向的電流通過，因此稱為全波整流，全波整流不僅利用了正半周，而且還巧妙地利用了負半周，從而大大地提高了整流效率（Usc ＝0.9e2，比半波整流時大一倍）
全波整流電路的輸出電壓為:
（3.3）
流過負載的平均電流為
（3.4）
二極管所承受的最大反向電壓

單相全波整流電路的脈動系數(shù)S與單相橋式整流電路相同。
（3.5）
單相橋式整流電路的變壓器中只有交流電流流過，而全波整流電路中有直流分量流過。所以單相橋式整流電路的變壓器效率較高，在同樣功率容量條件下，體積可以小一些。單相橋式整流電路的總體性能優(yōu)于全波整流電路，故廣泛應(yīng)用于直流電源之中。
單相橋式整流電路

（a）

(b)
圖3.16 單相橋式整流電路
單相橋式整流電單相橋式整流電路如圖3.16（a）所示，圖中Tr為電源變壓器，它的作用是將交流電網(wǎng)電壓vI變成整流電路要求的交流電壓 ，RL是要求直流供電的負載電阻，四只整流二極管D1～D4接成電橋的形式，故有橋式整流電路之稱。
路的工作原理可分析如下。為簡單起見，二極管用理想模型來處理，即正向?qū)娮铻榱?，反向電阻為無窮大。
在v2的正半周，電流從變壓器副邊線圈的上端流出，只能經(jīng)過二極管D1流向RL，再由二極管D3流回變壓器，所以D1、D3正向?qū)?，D2、D4反偏截止。在負載上產(chǎn)生一個極性為上正下負的輸出電壓。其電流通路可用圖3.16（a）中實線箭頭表示。
在v2的負半周，其極性與圖示相反，電流從變壓器副邊線圈的下端流出，只能經(jīng)過二極管D2流向RL，再由二極管D4流回變壓器，所以D1、D3反偏截止，D2、D4正向?qū)?。電流流過RL時產(chǎn)生的電壓極性仍是上正下負，與正半周時相同。其電流通路如圖3.16（a）中虛線箭頭所示。
綜上所述，橋式整流電路巧妙地利用了二極管的單向?qū)щ娦?，將四個二極管分為兩組，根據(jù)變壓器副邊電壓的極性分別導(dǎo)通，將變壓器副邊電壓的正極性端與負載電阻的上端相連，負極性端與負載電阻的下端相連，使負載上始終可以得到一個單方向的脈動電壓。
根據(jù)上述分析，可得橋式整流電路的工作波形如圖3.17。由圖可見，通過負載RL的電流iL以及電壓vL的波形都是單方向的全波脈動波形。
橋式整流電路的優(yōu)點是輸出電壓高，紋波電壓較小，管子所承受的最大反向電壓較低，同時因電源變壓器在正、負半周內(nèi)都有電流供給負載，電源變壓器得到了充分的利用，效率較高。因此，這種電路在半導(dǎo)體整流電路中得到了頗為廣泛的應(yīng)用。電路的缺點是二極管用得較多，但目前市場上已有整流橋堆出售，如QL51A～G、QL62A～L等，其中QL62A～L的額定電流為2A，最大反向電壓為25V～1000V。故單相橋式整流電路常畫成圖3.16（b）所示的簡化形式。
在綜合對比了橋式整流電路和全波整流電路的各自性能后，顯然橋式整流電路唯一缺點就是二極管用得較多，但電路效率較高，因此在同步信號提取模塊中采用了橋式整流電路進行全波整流，統(tǒng)一尖鋒脈沖的極性，為下一步濾波做好準(zhǔn)備。

圖3.17 橋式整流電路的工作波形圖

3.3.4 窄帶濾波電路
為了從尖鋒脈沖中提取同步時鐘信號，需要一個帶寬非常窄的濾波電路進行濾波，顯然一般的帶通濾波器并不能滿足要求。
在無線電測量儀器、通訊設(shè)備、遙控遙測及其他無線電設(shè)備中，常常需要通帶非常窄的帶通濾波器，它對于提高這些無線電測量儀器和設(shè)備的性能起著極為重要的作用。這些濾波器要求其頻率從數(shù)千赫到數(shù)十千兆赫，相對帶寬小到目前為止0.1%-0.01%,有的要求寬帶為幾十赫，甚至1赫。能完成上述要求的窄帶濾波器，有：機械濾波器（包括音叉濾波器、音片濾波器、棒狀或圓片狀濾波器），陶瓷濾波器和晶體濾波器。概況地說，音片、音叉濾波器適用于20KHZ以下；圓片、棒狀濾波器適用于600KHZ以下；陶瓷濾波器、晶體濾波器適用以上所有的頻率，但晶體濾波器的Q值遠較陶瓷濾波器高，能實現(xiàn)更窄的帶寬。
眾所周知，一塊單晶體諧振器具有等效電感 、等效電容 、等效損耗電阻 、和結(jié)構(gòu)電容 。 如果省掉 ，可以視為理想的三元件二端網(wǎng)路，那么它有一個串聯(lián)諧振頻率 和一個并聯(lián)諧振頻率的 。將一塊諧振器串聯(lián)在兩級放大器之間，利用它的串聯(lián)諧振特性，獲得一個通帶很窄的選擇放大器、其中心 而定，通帶寬度決定于諧振器的Q值。這種串聯(lián)晶體的選擇放大器叫做有源晶體濾波器，然而它的阻帶衰減特性差。這種選擇放大器特性差的主要原因是由于諧振器的結(jié)構(gòu)電容 所致，因為阻帶頻率信號可以通過 由第一級放大器直接藕合到第二級、頻率較高時更為重要。為了克服這一缺點，則希望設(shè)置另一通路，以獲得與此衰減較大的衰減特性。這就是有源晶體濾波器，其典型線路如圖所示。

圖3.18 有源晶體濾波電路
有源晶體濾波器因消除了 對阻帶特性的影響,而獲得了好的濾波特性。如果對于衰減特性要求更好的濾波器，使用兩節(jié)單晶體濾波電路串接，其特性比一節(jié)雙晶體濾波電路的濾波器要好。圖中C常采用可變電容器，其值在X2晶體諧振器 值附近，在電路調(diào)試中進行調(diào)整。
晶體諧振器的數(shù)量和參數(shù)的計算，主要取決于有源濾波器的頻率衰減特性。在串有晶體的選擇放大器中，晶體諧振器的有效 值為。

其中：

為晶體諧振器的等效電感
為濾波器的3dB帶寬
為晶體諧振器中的等效電阻
是晶體諧振器的等效串聯(lián)電阻 與外電路總電阻串聯(lián)的總電阻。而外電路總電阻又是第一級放大器的輸出阻抗、第二級放大器的輸入阻抗之和，如果晶體中還串有調(diào)節(jié)帶寬的電阻，則該總電阻還應(yīng)加上串聯(lián)電阻值。在設(shè)計濾波器時，我們可以根據(jù)要求的阻帶特性來確定晶體的數(shù)量n。當(dāng)晶體的數(shù)量確定后，則可求出中心頻率兩側(cè)的晶體數(shù)量。
( n為奇數(shù) )
( n為偶數(shù) )
又濾波器的有效值為

其中 為濾波器3dB帶寬。
那么，第m個晶體的 值為

設(shè) 為在以 上頻率第m個晶體的頻率， 為在 以
下頻率的第m個 晶體的頻率，則有如下關(guān)系。
（3.6）
（3.7）
（3.8）
根據(jù)上式有源晶體濾波器中各晶體諧振器的值、頻率即可求出。
有源晶體濾波器不但可實現(xiàn)非常窄的帶寬，而且調(diào)試、制作極為方便。
基于有源濾波器原理，也可以采用陶瓷振子、附有換能器的機械子作成有源濾波器，統(tǒng)稱為”有諧振子濾波器”。

3.3.5 鎖相環(huán)
許多電子設(shè)備要正常工作，通常需要外部的輸入信號與內(nèi)部的振蕩信號同步，利用鎖相環(huán)路就可以實現(xiàn)這個目的。鎖相環(huán)路是一種反饋控制電路，簡稱鎖相環(huán)
（PLL）。鎖相環(huán)的特點是：利用外部輸入的參考信號控制環(huán)

圖3.19 鎖相環(huán)原理圖
路內(nèi)部振蕩信號的頻率和相位。因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當(dāng)輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。
鎖相環(huán)通常由鑒相器（PD）、環(huán)路濾波器（LF）和壓控振蕩器（VCO）三部分組成，鎖相環(huán)組成的原理框圖如圖所示。鎖相環(huán)中的鑒相器又稱為相位比較器，它的作用是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信號轉(zhuǎn)換成 電壓信號輸出，該信號經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓 ，對振蕩器輸出信號的頻率實施控制。
鎖相環(huán)中的鑒相器通常由模擬乘法器組成，利用模擬乘法器組成的鑒相器電路如圖所示。鑒相器的工作原理是：設(shè)外界輸入的信號電壓和壓控振蕩器輸出的信號電壓分別為：
（3.9）

（3.10）式中的 為壓控振蕩器在輸入控制電壓為零或為直流電壓時的振蕩角頻率，稱為電路的固有振蕩角頻率。則模擬乘法器的輸出電壓 為：

（3.11）

用低通濾波器LF將上式中的和頻分量濾掉，剩下的差頻分量作為壓控振蕩器的輸入控制電壓 。即 為：
（3.12）
式中的 為輸入信號的瞬時振蕩角頻率， 和 分別為輸入信號和輸出信號的瞬時位相，根據(jù)相量的關(guān)系可得瞬時頻率和瞬時位相的關(guān)系為：

即
則，瞬時相位差 為
（3.13）

對兩邊求微分，可得頻差的關(guān)系式為
（3.14）
上式等于零，說明鎖相環(huán)進入相位鎖定的狀態(tài)，此時輸出和輸入信號的頻率和相位保持恒定不變的狀態(tài)， 為恒定值。當(dāng)上式不等于零時，說明鎖相環(huán)的相位還未鎖定，輸入信號和輸出信號的頻率不等， 隨時間而變。
因壓控振蕩器的壓控特性如圖8-4-3所示，該特性說明壓控振蕩器的振蕩頻率 以 為中心，隨輸入信號電壓 的變化而變化。該特性的表達式為
（3.15）
上式說明當(dāng) 隨時間而變時，壓控振蕩器的振蕩頻率 也隨時間而變，鎖相環(huán)進入”頻率牽引”，自動跟蹤捕捉輸入信號的頻率，使鎖相環(huán)進入鎖定的狀態(tài)，并保持的 狀態(tài)不變。因此利用鎖相環(huán)電路可以自動跟蹤捕捉輸入信號的頻率。
第四章 運用VHDL語言對同步方法仿真

4.1 VHDL語言簡介
VHDL的英文全名是Very-High-Speed Integrated CircuiHardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標(biāo)準(zhǔn)硬件描述語言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。此后VHDL在電子設(shè)計領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本，（簡稱93版）。現(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。
VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。
由于剛開始接觸VHDL,故使用MAX+PLUS II開發(fā)環(huán)境來學(xué)習(xí),編程仿真，原因如下：
1,它界面簡潔明了,便于上手;
2,安裝文件不大,易于破解;
3,它將編譯,綜合,布線,仿真集于一步完成,要求配置不高,運行速度快。

4.2 VHDL語言仿真
由于此曼徹斯特編解碼電路的核心部分是同步信號提取模塊，是整個電路中最關(guān)鍵也是最復(fù)雜的部分，它的成功與否直接影響整個電路的正常工作，任何一點同步信號提取電路的誤差都可能導(dǎo)致最終的解碼輸出誤碼。因此設(shè)計過程中采用硬件仿真的方法對此電路模塊的功能以及性能進行仿真極其重要，能夠及早發(fā)現(xiàn)電路中存在的問題，進行改進。本次設(shè)計選擇的是VHDL語言進行仿真。
同步信號提取模塊原理示意圖：見圖3.8
硬件描述語言HDL是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計可以從上層到下層（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化（EDA）工具，逐層進行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接下去，再用專用集成電路ASIC或現(xiàn)場可編程門陣列FPGA自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電路布線結(jié)構(gòu)。
目前，這種高層次(high-level-design)的方法已被廣泛采用。據(jù)統(tǒng)計，目前在美國硅谷約有90%以上的ASIC和FPGA采用硬件描述語言進行設(shè)計。
硬件描述語言HDL的發(fā)展至今已有20多年的歷史，并成功地應(yīng)用于設(shè)計的各個階段：建模、仿真、驗證和綜合等。到20世紀80年代，已出現(xiàn)了上百種硬件描述語言，對設(shè)計自動化曾起到了極大的促進和推動作用。但是，這些語言一般各自面向特定的設(shè)計領(lǐng)域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設(shè)計的多領(lǐng)域、多層次并得到普遍認同的標(biāo)準(zhǔn)硬件描述語言。20世紀80年代后期，VHDL和Verilog HDL語言適應(yīng)了這種趨勢的要求，先后成為IEEE標(biāo)準(zhǔn)。
現(xiàn)在，隨著系統(tǒng)級FPGA以及系統(tǒng)芯片的出現(xiàn)，軟硬件協(xié)調(diào)設(shè)計和系統(tǒng)設(shè)計變得越來越重要。傳統(tǒng)意義上的硬件設(shè)計越來越傾向于與系統(tǒng)設(shè)計和軟件設(shè)計結(jié)合。硬件描述語言為適應(yīng)新的情況，迅速發(fā)展，出現(xiàn)了很多新的硬件描述語言，像Superlog、SystemC、Cynlib C++等等。究竟選擇哪種語言進行設(shè)計，整個業(yè)界正在進行激烈的討論。因此，完全有必要在這方面作一些比較研究，為EDA設(shè)計做一些有意義的工作，也為發(fā)展我們未來的芯片設(shè)計技術(shù)打好基礎(chǔ)。
本次仿真過程中，按照同步信號提取模塊原理示意圖（見圖3.8）先利用VHDL語言分別構(gòu)成各部分邏輯電路以及各個芯片，然后采用WIRE語句組合從而構(gòu)成了VHDL語言所編寫的電路，然后利用MAX+PLUS II加以仿真即可.以下是VHDL仿真波形圖：
圖4.2 VHDL仿真波形圖
由圖可知，本同步信號提取模塊成功實現(xiàn)了同步信號的提取，完全可用來解碼曼徹斯特碼。仿真論證了此同步信號提取模塊的理論正確可行。
第五章 Protel軟件繪制電路圖簡介

5.1 Protel軟件簡介
自從澳大利亞Protel Technology公司的計算機輔助電路設(shè)計軟件Tango進入中國市場以來，它以操作簡便、功能強大等優(yōu)點逐步得到了廣大用戶的青睞。Protel 3.x雖然易學(xué)易用，但終將被淘汰。隨著Microsoft公司的Windows 3.x，Windows 95，Windows 98操作平臺的相繼亮相，Protel Design System V1.0、V2.x、V、3.x，以至如今的 Protel98/99SE。Protel Design System包括下面幾個部分：
（1）Advanced Schematic，它的主要功能是繪制電路圖、編輯零件庫及生成網(wǎng)絡(luò)表文件。
（2）Advanced PCB Design，它的主要功能是用來設(shè)計負責(zé)制電路板。
（3）Advanced PLD，主要用來設(shè)計可編程邏輯器件（PLD）。
（4）其它模擬程序，如類比電路模擬器（Analog Simulator）、數(shù)字電路模擬器（Digital Simulator）及混合信號模擬器（Mixed Signal Simulator）等，這些模擬器可讓電子工程師們在還沒實際做出電路和印制電路板之前，能驗證一下所設(shè)計的的電路是否正確，或評估其可行性。
Protel Design System還有許多優(yōu)點，如：完全支持中文Windows，可隨意執(zhí)行”復(fù)制”、”粘貼”命令；可在電路圖中隨意填寫各種字體的中英文字；可直接在原理圖中隨意粘貼圖片、繪制幾何圖形、波形，甚至機械結(jié)構(gòu)；可產(chǎn)生或讀取OrCAD的圖形文件及零件庫文件；完全支持Windows所使用的打印機和繪圖儀，并可預(yù)覽打印效果等等。以上的功能及優(yōu)點是DOS版本下的Protel 3.x所完全不能比擬的。

5.2 電路圖繪制
protel是專業(yè)電路設(shè)計軟件，可供電子類各專業(yè)設(shè)計人員和廣大電子愛好者使用，所提供的零件庫包含了相當(dāng)全面的元器件符號圖，零件庫數(shù)量很多，零件的數(shù)量更多，載入protel的Schematic中的DEVICE.LIB和SYMBOLS.LIB可滿足一般用戶需求，兩個零件庫中含有二極管、三極管、電阻、電容、電感等常用元件。為了使用方便可將常用元件符號按漢字習(xí)慣名稱命名。以電容為例說明具體命名方法：在元件編輯程序中找到電容的編號CAP，這時編輯區(qū)中可看到電容的電路符號圖，group框中有電容的編號CAP，單擊group框下的Add鍵出現(xiàn)命名新名對話框如圖1所示。輸入新名：電容，然后按OK鍵完成電容符號命名。可依同樣方法完成三極管、二極管、電阻、電感等常用元件編號的重新命名。因為元件名稱在元件庫內(nèi)容框中的排序是數(shù)字、字母、漢字，使用漢字命名元件名稱可將新名稱元件排列在元件內(nèi)容的最后且在一起，尋找元件非常方便。返回Schematic環(huán)境前不要忘記存盤，否則前期命名工作將勞而無功。在電路圖中放置元器件時，原來是通過單擊Schlib標(biāo)簽或EDIT按鈕轉(zhuǎn)換到零件庫編輯程序中查看編號所對應(yīng)的電路符號，尋找所需元件。若完成了常用元件的漢字命名工作就省略了此步，直接單擊選中所需元件的漢字名稱。由此可看出，采用前面介紹的元件編號的漢字重新命名方法可節(jié)省尋找時間，使擺放元件符號的效率提高數(shù)倍。
元件擺放完成后的工作是進行導(dǎo)線連接。軟件提供格、點兩種格式的柵格，這一格式使擺放導(dǎo)線和元件時上下左右移動必須以一個柵格為最小移動單位，元件容易擺放整齊，使你畫的圖紙規(guī)范（導(dǎo)線橫平豎直）。當(dāng)然，柵格格式是可選項，其默認值是柵格狀態(tài)。
通常繪制電路圖的最后一項工作是編輯零件名稱，包含放置元件的名稱、序號、數(shù)值、管腳編號、管腳功能等，若要輸入漢字名稱可啟動漢字輸入法進行輸入，根據(jù)使用經(jīng)驗，在完成漢字名稱輸入后按OK鍵之前請先退出漢字輸入法，否則經(jīng)常會發(fā)生死機現(xiàn)象。這種現(xiàn)象的出現(xiàn)可能是英文版軟件與漢字輸入法不兼容而引起，如果繪制的圖紙未存盤將前功盡棄，繪圖工作不得不從頭作起。所以要養(yǎng)成繪圖過程中隨時存盤的習(xí)慣，尤其是在編輯零件名稱前一定要進行存盤處理防止死機，節(jié)省繪圖時間。
完成所有擺放元件的名稱編輯時，有時一些名稱的位置不合適并且無法放到合適的位置，原因是軟件默認狀態(tài)為柵格狀態(tài)，所以零件名稱的擺放位置只能以柵格為移動單位。當(dāng)需要放置到柵格中位置才能使圖紙美觀時，可將柵格狀態(tài)暫時取消，擺放后恢復(fù)，方法是找到View菜單中的Snap Grid項用鼠標(biāo)左鍵單擊即可取消柵格狀態(tài)，完成各零件名稱編輯擺放工作后恢復(fù)柵格狀態(tài)，該鍵為復(fù)選鍵，處于選中狀態(tài)時單擊一次為取消，再單擊一次為選中。
電路圖繪制完成后，讀者可使用Schematic預(yù)置圖紙格式打印，也可隨需要自定義圖紙格式打印。若要提高打印圖紙的清晰度，可將柵格和底色清除，底色的清除方法是在Sheet項中設(shè)定圖紙的底色為白色；去掉柵格的方法是將圖2對話框Grids區(qū)塊中Visible項清除（默認狀態(tài)為選中）。這時就可打印出清晰并且?guī)в袌D框、分區(qū)和標(biāo)題欄的標(biāo)準(zhǔn)圖紙。如選用標(biāo)準(zhǔn)圖紙打印出的圖紙尺寸大小不合適可用自定義方式設(shè)定圖紙尺寸，不管是標(biāo)準(zhǔn)還是自定義圖紙都可使用Schematic軟件的自動縮放打印功能,選用了此項功能程序會將電路圖縮放到剛好容納于圖紙中，在圖3所示對話框中的Scale區(qū)塊中的Scale to fit page 項就是自動縮放功能選擇項，默認為選中。%號左邊顯示出電路圖在圖紙中占的比例，在這里讀者應(yīng)了解所占比例的含義，它包含了兩種圖紙尺寸的設(shè)定：電路圖圖紙尺寸與打印機紙張尺寸，當(dāng)打印機紙張尺寸確定且選用了自動縮放功能，其所占比例大小只與兩種圖紙的寬高比例是否一致有關(guān)，與電路圖圖紙尺寸無關(guān)，當(dāng)兩種圖紙的寬高比例一致時最大。
打印普通電路圖（普通電路圖指產(chǎn)品說明書、插圖等，它不需圖框和標(biāo)題欄）時，將圖2中Show Reference Zone、Show Border、Title Block項全選掉。其中Show Reference Zone為顯示分區(qū)坐標(biāo)項、Show Border為顯示圖框項、Title Block為顯示標(biāo)題欄項。這時觀看所畫電路圖是否充滿圖紙，若恰好充滿圖紙就可選掉柵格和底色后直接打印或通過剪貼板加入文件中。但一般情況是所畫電路圖僅占圖紙的一部分，如果直接打印就使電路圖在圖紙中所占比例很小，加入文件時位圖較大。改進方法是在使用前將圖紙中未畫電路圖的多余部分剪裁掉。具體做法是將圖紙的底色設(shè)置為深顏色，如深綠色。電路圖全選中以便整體移動電路圖，圖紙用深色是為了移動電路圖時容易看清圖紙，然后選用自定義圖紙方式，調(diào)整圖紙寬度和高度使所畫電路圖恰好充滿圖紙，調(diào)整圖紙寬度和高度需反復(fù)幾次才能完成，每次調(diào)整數(shù)值后以電路圖與圖紙不分離為限，若兩者分離電路圖將不能移進圖紙。調(diào)整完成后取消柵格和底色就可打印出最大比例的電路圖，并使加入文件時的位圖最小。標(biāo)準(zhǔn)圖紙格式的調(diào)整方法同上，只是加上了圖框和標(biāo)題欄，但在縮小圖紙后應(yīng)防止電路圖與標(biāo)題欄重合。
在電子產(chǎn)品電路圖中繪出各關(guān)鍵點的信號波形圖是電路圖可讀性與實用性的需要。由于電路中各種信號形態(tài)各異，歷來是電路圖繪制中的難題，如再考慮非線性失真狀態(tài)下的不對稱波形，更增加了繪畫工作的難度。protel提供有一組普通繪畫工具，但很少被電路圖繪制者關(guān)注。使用該組工具不僅可以繪出了各種對稱、非對稱電信號波形，而且還結(jié)合軟件中鏡像、柵格、復(fù)制等功能為電工、電子、物理類教科書、實驗指導(dǎo)書繪制了很多插圖。
第六章 結(jié)論與展望

本論文討論了曼徹斯特編解碼器的設(shè)計與實現(xiàn)。在數(shù)字通信中，同步問題是一個研究的重點。在測井通信系統(tǒng)中，復(fù)雜多變的外界環(huán)境，對通信的性能提出了更高的要求，所以在通信系統(tǒng)中，良好的位同步的實現(xiàn)對于解碼以及整個通信系統(tǒng)的正常工作的意義重大。
為了達到設(shè)計要求，設(shè)計了曼切斯特編解碼器。討論了曼徹斯特編解碼器的實現(xiàn)方案，就其各方面進行分析比較，確定了實現(xiàn)方案，然后重點介紹了同步時鐘信號提取仿真及實現(xiàn)。
最后介紹了系統(tǒng)的硬件電路和整個系統(tǒng)的調(diào)試及調(diào)試結(jié)果。在本課題的各階段的調(diào)試過程中，該100KPBS碼率的曼徹斯特編解碼器都能夠完成編解碼功能，性能穩(wěn)定。且編解碼器在與系統(tǒng)各部分的聯(lián)調(diào)中，誤碼率也達到了各級設(shè)計指標(biāo)。
曼徹斯特碼的時序比較復(fù)雜，實現(xiàn)編解碼器和單片機的接口需要添加大量的邏輯電路，給電路設(shè)計和調(diào)試帶來很多困難。使用CPLD可大大簡化這一過程。CPLD（Complex Programmable Logic Devices）具有用戶可編程、時序可預(yù)測、速度高和容易使用等優(yōu)點，這幾年得到了飛速發(fā)展和廣泛應(yīng)用。上至高性能CPU,下至簡單的74電路，都可以用CPLD來實現(xiàn)。而且CPLD的可編程性，使修改和產(chǎn)品升級變得十分方便。用戶可以根據(jù)原理圖或硬件描述語言自由地設(shè)計一個數(shù)字系統(tǒng)，然后通過軟件仿真，事先驗證設(shè)計的正確性。PCB完成以后，還可以利用PLD的在線修改能力，隨時修改設(shè)計而不必改動硬件電路，從而大大縮短了設(shè)計和調(diào)試時間，減少了PCB面積，提高了系統(tǒng)的可靠性.因此，未來在實際生產(chǎn)中，用CPLD實現(xiàn)曼徹斯特碼通信系統(tǒng)將得到廣泛的運用。
參考文獻