cpld的輸入電源電路

閱讀全文

cpld(168088) cpld(168088)

評(píng)論

相關(guān)推薦

基于CPLD技術(shù)的MOSFET器件保護(hù)電路的設(shè)計(jì)方案

介紹了一種基于CPLD技術(shù)的MOSFET器件保護(hù)電路的設(shè)計(jì)與實(shí)現(xiàn)。該電路設(shè)計(jì)方案具有抗干擾能力強(qiáng)、響應(yīng)速度快和通用性好的優(yōu)點(diǎn)。通過試驗(yàn)驗(yàn)證了該方案的正確性和可行性。##在功率MOSFET保護(hù)電路輸入

2014-04-25 11:15:47

1939

開關(guān)電源的電路組成、輸入電路的原理及常見電路

　　開關(guān)電源的主要電路是由輸入電磁干擾濾波器(EMI)、整流濾波電路、功率變換電路、PWM控制器電路、輸出整流濾波電路組成。輔助電路有輸入過欠壓保護(hù)電路、輸出過欠壓保護(hù)電路、輸出過流保護(hù)電路、輸出短路保護(hù)電路等。

2022-10-08 11:30:25

2044

CPLD加51單片機(jī)讓系統(tǒng)更高效

。最容易的電路設(shè)計(jì)方法不外乎是直接繪制電路原理圖。采用原理圖輸入，初學(xué)者甚至不需要額外學(xué)習(xí)就可以從事CPLD 設(shè)計(jì)。我們只需要在軟件平臺(tái)上從集成器件庫調(diào)出對(duì)應(yīng)的器件，繪制相同的電路原理圖即可，實(shí)現(xiàn)

2012-01-17 16:48:45

CPLD咨詢

有沒有哪位大俠搞過CPLD,我咨詢個(gè)問題，有個(gè)帶LCD彩色顯示的板子，基本電路情況是這樣的，由于當(dāng)初設(shè)計(jì)的局限性，使用的32位單片機(jī)引腳不夠用，沒有使用單片機(jī)直接和LCD相連接，而是把單片機(jī)

2016-12-23 18:51:28

cpld 電路設(shè)計(jì)說明和原理圖

PFGA CPLD 電路設(shè)計(jì)1，alter EMP570

2011-11-10 07:54:48

cpld大神看過來。。。。。

構(gòu)建一個(gè)激光靶對(duì)目標(biāo)位置的編碼識(shí)別電路，就是將激光接收器的接收到的電信號(hào)輸入到cpld中，通過程序來識(shí)別出電信號(hào)的0和1代碼，求問怎么搭建cpld電路和編程識(shí)別0和1代碼。謝謝啦

2016-04-25 10:35:03

電源輸入的防護(hù)電路

一般的產(chǎn)品用的都是直流電源，像手持產(chǎn)品多是5V電源，一些小設(shè)備也是5V，大一些的設(shè)備12V的稍多一些，車載電子產(chǎn)品有12V和24V兩種電源。這些電源輸入的防護(hù)電路主要包括過壓保護(hù)，過流保護(hù)，防反

2021-11-17 08:27:52

DO-CPLD-DK-J-G

KIT STARTER CPLD JAPANESE

2023-03-22 19:57:02

FPGA CPLFPGA CPLD 數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享

FPGA CPLFPGA CPLD 數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享摘要：在數(shù)字電路的設(shè)計(jì)中，時(shí)序設(shè)計(jì)是一個(gè)系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計(jì)方法中，對(duì)時(shí)序控制的抽象度也相應(yīng)

2012-08-11 10:17:18

FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享

本帖最后由 xianer317 于 2014-6-21 19:34 編輯 FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享

2014-06-21 19:33:20

FPGA與CPLD的區(qū)別

地說，F(xiàn)PGA就是將CPLD的電路規(guī)模，功能，性能等方面強(qiáng)化之后的產(chǎn)物。一般而言，CPLD與FPGA之間的區(qū)別的如下所示（當(dāng)然也有例外）。 PLD : Programmable Logic

2011-09-27 09:49:48

FPGA與CPLD的概念及基本使用和區(qū)別

/O單元互連結(jié)構(gòu),可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu),完成一定的功能.由于 CPLD內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連,所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測(cè)性,避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)

2020-08-28 15:41:47

USB -CPLD開發(fā)板使用攻略

LDO:ASM1117-3.3 有源時(shí)鐘：50MHZ 全鉭電容電源濾波本電路板適合人群： 1. 學(xué)習(xí)USB2.0通信技術(shù)的開發(fā)者 2. 學(xué)習(xí)CPLD 學(xué)習(xí)開發(fā)者 3. 高速數(shù)據(jù)采集開發(fā)應(yīng)用者 4.8051 單片機(jī)學(xué)習(xí)者

2012-08-15 14:44:47

Xilinx FPGA(CPLD)下載電纜電路圖

Xilinx FPGA(CPLD)下載電纜電路圖

2011-02-13 10:58:14

xilinx XA2C128 CPLD其他通用IO是否可以用作CPLD的時(shí)鐘輸入？

/置位，GCK =全局時(shí)鐘，CDRST =時(shí)鐘分頻復(fù)位等。我的問題是 - 1）我知道GSR，GCK，GTS引腳可以用作通用IO。但我想知道其他通用IO是否可以用作CPLD的時(shí)鐘輸入？或者是否存在一些限制

2019-04-12 06:09:36

供電電源對(duì)CPLD的輸出波形影響

本人自己設(shè)計(jì)了一個(gè)3.3V的直流電源，給CPLD供電會(huì)出現(xiàn)輸出波形雜亂的現(xiàn)象，但是使用外接移動(dòng)電源輸出波形就會(huì)正常，設(shè)計(jì)的電路圖和輸出的波形圖如圖。想問一下供電電源對(duì)芯片輸出的影響，是否有大神遇到類似的情況。

2018-01-09 09:43:20

基于CPLD/FPGA視頻顏色空間轉(zhuǎn)換電路的設(shè)計(jì)

基于CPLD/FPGA視頻顏色空間轉(zhuǎn)換電路的設(shè)計(jì)

2013-05-02 12:21:53

基于CPLD的數(shù)據(jù)采集與顯示接口電路仿真設(shè)計(jì)

／模轉(zhuǎn)換器DAC0832構(gòu)成一個(gè)數(shù)據(jù)采集系統(tǒng)，并用CPLD／FPGA實(shí)現(xiàn)數(shù)據(jù)采樣、D／A轉(zhuǎn)換輸出、有關(guān)數(shù)據(jù)顯示的控制，單片機(jī)完成對(duì)A／D轉(zhuǎn)換數(shù)據(jù)運(yùn)算。電路如圖1所示。系統(tǒng)功能如下：系統(tǒng)按一定速率采集輸入

2018-12-10 10:18:34

基于CPLD的時(shí)柵位移傳感器應(yīng)用

作者：陳春生基于CPLD的數(shù)字信號(hào)處理電路智能時(shí)柵位移傳感器內(nèi)部基于CPLD的數(shù)字信號(hào)處理電路。電路采用雙MCU＋CPLD結(jié)構(gòu)設(shè)計(jì)，內(nèi)部嵌入主從式兩塊單片機(jī)，副MCU負(fù)責(zé)數(shù)據(jù)采集與預(yù)處理工作，主

2019-07-17 07:01:38

基于CPLD節(jié)省電池能量的系統(tǒng)斷電電路設(shè)計(jì)

的應(yīng)用邏輯以外（圖中未畫），CPLD的電源控制邏輯增加了一對(duì)標(biāo)準(zhǔn)參數(shù)的庫宏電路，它由Altera的Quartus II開發(fā)工具生成。內(nèi)部的4.4MHz±25%振蕩器Altufm_osc驅(qū)動(dòng)一個(gè)模塊化44

2018-09-26 17:29:24

如何利用CPLD器件設(shè)計(jì)單穩(wěn)態(tài)電路？

隨著電子技術(shù)特別是數(shù)字集成電路技術(shù)的迅猛發(fā)展，市面上出現(xiàn)了FPGA、CPLD等大規(guī)模數(shù)字集成電路，并且其工作速度和產(chǎn)品質(zhì)量不斷提高。利用大規(guī)模數(shù)字集成電路實(shí)現(xiàn)常規(guī)的單穩(wěn)態(tài)集成電路所實(shí)現(xiàn)的功能，容易

2019-08-16 06:12:46

如何將LPC2114連接到CPLD再連接到其它電路呢？

現(xiàn)在數(shù)字電路除 LPC2114 使用 3.3V 電壓外，其余的大部分是 5V 的.我想先將 LPC2114連接到 cpld，再連接到其它電路(CPLD 的 I/O 口可以輸出或輸入 5V)不知道行不行。謝謝

2023-02-27 10:00:18

常用的開關(guān)電源輸入保護(hù)電路

6種開關(guān)電源輸入保護(hù)電路

2021-02-25 06:19:29

怎么利用FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC？

數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。

2019-08-19 06:15:33

怎么設(shè)計(jì)一種基于CPLD的PWM控制電路？

PWM控制電路基本原理是什么一種基于CPLD的PWM控制電路設(shè)計(jì)

2021-05-08 09:11:59

有沒有5V供電及輸入輸出的CPLD？

以前的舊控制板，現(xiàn)在控制芯片想換成CPLD，大約60多個(gè)輸入/輸出，跟外部連接都是5V的。供電也是5V的。

2017-12-12 10:03:36

請(qǐng)教圖中電源輸入電路是如何工作的？

如圖為一個(gè)電源輸入電路，請(qǐng)問這部分是怎么工作的

2020-07-06 10:34:34

請(qǐng)問如何使用CPLD和STM32單片機(jī)設(shè)計(jì)一個(gè)具有12路信號(hào)輸入接口的板卡？

最近有一個(gè)小題目：使用CPLD和STM32單片機(jī)設(shè)計(jì)一個(gè)具有12路信號(hào)輸入接口的板卡（每一個(gè)接口都是獨(dú)立的，具有自己的固定地址），當(dāng)隨機(jī)接入1~4路方波信號(hào)時(shí)，CPLD可以快速判斷是12路接口

2018-06-27 15:24:06

運(yùn)放輸入端浮空的問題

CPLD的輸入。懷疑是哪里短路了，就開始測(cè)試電壓和各種關(guān)聯(lián)信號(hào)，沒有發(fā)現(xiàn)問題。那就繼續(xù)向前找，2410的輸入是一個(gè)運(yùn)放芯片（雙電源供電+-15V），用萬用表測(cè)試，當(dāng)時(shí)驚呆了，在沒有接輸入的情況下，運(yùn)放居然

2016-03-04 21:15:17

CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

采用VHDL 語言設(shè)計(jì)，用CPLD 控制模/ 數(shù)轉(zhuǎn)換電路，完成多路模擬輸入的高速同步數(shù)/ 模轉(zhuǎn)換，具有容錯(cuò)和自檢能力。CPLD 與處理器之間采用并行接口，具有很好的移植性、可靠性。

2009-04-16 10:44:25

CPLD 在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

2009-05-15 13:10:35

基于ARM9 和CPLD 的輸入輸出系統(tǒng)設(shè)計(jì)

介紹了一種基于ARM9 和CPLD 架構(gòu)的嵌入式輸入輸出系統(tǒng)的軟硬件設(shè)計(jì)。系統(tǒng)以工業(yè)級(jí)EP9315 為核心，擴(kuò)展了LCD、觸摸屏、以太網(wǎng)、串口和USB 等控制接口；以MAX2_EPM240為核心，進(jìn)行了

2009-06-01 10:55:12

基于CPLD的計(jì)算機(jī)接口電路設(shè)計(jì)技巧

本文介紹了利用計(jì)算機(jī)ISA、PCI總線和打印機(jī)接口設(shè)計(jì)密碼電路?；?b class="flag-6" style="color: red">CPLD設(shè)計(jì)密碼電路，具有加密性能好的特性。通過并行打印機(jī)接口設(shè)計(jì)一個(gè)密碼電路，密碼存儲(chǔ)在電路中，通過操

2009-06-12 15:00:58

118 CPLD基本結(jié)構(gòu)簡(jiǎn)介#CPLD

cpld數(shù)字電路電路設(shè)計(jì)分析

電路設(shè)計(jì)快學(xué)發(fā)布于 2022-07-29 11:22:26

基于CPLD的計(jì)數(shù)及LED譯碼電路

本文采用VHDL語言設(shè)計(jì)了基于CPLD的計(jì)數(shù)及LED譯碼電路，該設(shè)計(jì)方法符合電子系統(tǒng)設(shè)計(jì)的發(fā)展方向。關(guān)鍵詞：計(jì)數(shù)器;LED譯碼;CPLD;VHDL在各種檢測(cè)與控制系統(tǒng)及儀表中，對(duì)發(fā)生的事

2009-08-24 08:32:39

基于ARM9和CPLD的輸入輸出系統(tǒng)設(shè)計(jì)

2009-12-22 11:33:23

嵌入式CPU外圍接口電路的CPLD實(shí)現(xiàn)

摘要:介紹了一種采用CPLD實(shí)現(xiàn)嵌入式CPU外圍電路的方法，將數(shù)據(jù)總線、譯碼單元、分頻電路及邏輯電路集成于一片CPLD，大大縮小了印制板的面積并提高了系統(tǒng)可靠性，同時(shí)，由于CPLD

2010-05-10 09:23:49

基于CPLD的數(shù)字觸發(fā)電路的設(shè)計(jì)

摘要：利用大規(guī)?？删幊炭刂破?Complex Programmable Logic Device)CPLD．針對(duì)靜止補(bǔ)償器(STATCOM)對(duì)觸發(fā)脈沖信號(hào)的要求．設(shè)計(jì)一種基于CPLD的正弦脈寬調(diào)制(SPwM)數(shù)字觸發(fā)電路。正弦調(diào)制波的產(chǎn)

2010-05-14 09:33:55

CPLD器件的配置與編程下載

當(dāng)利用CPLD/FPGA開發(fā)系統(tǒng)完成數(shù)字電路或系統(tǒng)的開發(fā)設(shè)計(jì)并仿真校驗(yàn)通過之后，就需要將獲得的CPLD/FPGA編程配置數(shù)據(jù)下載到CPLD/FPGA芯片中，以便最后獲得所設(shè)計(jì)的硬件數(shù)字電路或系

2010-06-01 10:14:46

ADS8323與高速FIFO接口電路的CPLD實(shí)現(xiàn)

以CPLD為邏輯控制核心實(shí)現(xiàn)了ADS8323與高速FIFO的接口電路，該電路具有可靠性高、通用性強(qiáng)、易于移植等特點(diǎn)。在設(shè)計(jì)過程中，以QuartusII作為開發(fā)環(huán)境，采用圖形輸入和Verilog HDL語言輸

2010-08-06 14:25:53

12V輸入轉(zhuǎn)220V輸出的逆變電源電路

2008-12-07 19:30:02

3223

換體DMA高速數(shù)據(jù)采集電路的CPLD實(shí)現(xiàn)

換體DMA高速數(shù)據(jù)采集電路的CPLD實(shí)現(xiàn) 介紹了換體DMA高速數(shù)據(jù)采集電路原理及其CPLD實(shí)現(xiàn)。用CPLD設(shè)計(jì)雙端口RAM緩存、控制譯碼、時(shí)序邏輯電路，很好地解決了電路元件所占體積

2009-03-28 15:09:18

666

什么是CPLD？CPLD是什么意思?

什么是CPLD CPLD（Complex Programmable Logic Device）是Complex PLD的簡(jiǎn)稱,一種較PLD為復(fù)雜的邏輯元件。CPLD是一種用戶根據(jù)各自

2009-03-30 13:40:43

3143

VHDL語言在FPGA／CPLD開發(fā)中的應(yīng)用?

【摘　要】　通過設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優(yōu)越性。

2009-05-10 19:47:30

1111

基于CPLD技術(shù)的看門狗電路的設(shè)計(jì)

【摘　要】　介紹了一種基于CPLD器件設(shè)計(jì)看門狗電路的方法?！　￡P(guān)鍵詞：CPLD，看門狗，計(jì)數(shù)器 1　引　言　　隨著現(xiàn)代電子技

2009-05-16 19:18:28

700

換體DMA高速數(shù)據(jù)采集電路原理及其CPLD實(shí)現(xiàn)

摘要：介紹了換體DMA高速數(shù)據(jù)采集電路原理及其CPLD實(shí)現(xiàn)。用CPLD設(shè)計(jì)雙端口RAM緩存、控制譯碼、時(shí)序邏輯電路，很好地解決了電路元件所占體積大、電路復(fù)雜、不能實(shí)現(xiàn)在線

2009-06-20 15:12:07

878

CPLD/FPGAS/51單片機(jī)通用的下載電路接法

CPLD/FPGAS/51單片機(jī)通用的下載電路接法

2009-07-16 10:05:44

2343

單電源工作運(yùn)放的輸入保護(hù)電路圖

2009-07-17 14:41:30

1016

雙電源工作運(yùn)放的輸入端的保護(hù)電路圖

2009-07-17 14:49:08

1026

CPLD在航空15V/400Hz高頻鏈逆變電源中的應(yīng)用

CPLD在航空15V/400Hz高頻鏈逆變電源中的應(yīng)用介紹了一種基于CPLD的，用于大功率航空逆變電源的，觸發(fā)電路的設(shè)計(jì)原理和設(shè)計(jì)方法。實(shí)

2009-10-09 09:29:48

826

不受輸入電壓變動(dòng)影響的穩(wěn)壓電源電路

2009-10-13 11:05:23

573

雙電源同相輸入式交流放大電路

雙電源同相輸入式交流放大電路圖1是使用雙電源的同相輸入式交流放大電路。兩組電源電壓VCC和VEE相等。C1和C2為輸入和輸出耦合電容；R1使運(yùn)放同相輸入端

2009-10-25 10:42:03

4718

雙電源反相輸入式交流放大電路

雙電源反相輸入式交流放大電路圖2是使用雙電源的反相輸入式交流放大電路。兩組電源電壓VCC和VEE相等。RF引入直流和交流負(fù)反饋，C1隔直流，使直流形成全反饋

2009-10-25 10:42:32

2829

CPLD邏輯電路

CPLD邏輯電路　　　　圖6是CPLD內(nèi)部邏輯電路，CPLD選用的是LATTICE公司的ispLSI1016E，邏輯設(shè)計(jì)采用原理圖輸入法，主要功能是對(duì)MUX的通道進(jìn)行選擇、對(duì)A/D轉(zhuǎn)換器進(jìn)

2009-11-13 12:04:13

2502

基于CPLD的脈沖密度功率調(diào)節(jié)高頻逆變電源

基于CPLD的脈沖密度功率調(diào)節(jié)高頻逆變電源 0 引言目前，高頻感應(yīng)加熱電源的輸出功率調(diào)整主要是通過改變逆變器的輸出頻率或改變逆變器的輸入直流

2009-11-18 16:20:02

1271

通用輸入和多路輸入DVD播放器電源的電路圖

2010-01-17 20:39:48

1202

采用CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì)

采用CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì) 　0 引言　　在光伏并網(wǎng)系統(tǒng)的逆變器電路中，對(duì)電網(wǎng)電壓的鎖相是一項(xiàng)關(guān)鍵技術(shù)。由于電力系統(tǒng)在

2010-03-03 10:53:16

1573

CPLD,CPLD是什么意思

CPLD,CPLD是什么意思 CPLD是指結(jié)構(gòu)比較復(fù)雜的可編程邏輯器件，它包括下述輸出宏單元結(jié)構(gòu)： (1)可編程I/O 允

2010-03-26 17:08:50

3081

5W通用輸入恒壓/恒流充電器電源的電路圖

2010-01-07 09:26:44

1915

72V輸入12V輸出的電源電路

72V輸入12V輸出的電源電路電路由NCP1216A組成。

2010-05-20 08:38:32

8263

基于CPLD器件設(shè)計(jì)的單穩(wěn)態(tài)電路

2010-07-16 11:06:27

1698

基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)

CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多

2010-10-21 10:15:43

3038

250V 5A輸入正負(fù)15伏輸出的電源電路圖

本電路是由7815和7915組成的電源電路，輸入電壓為250V，5A，輸出為正15V，負(fù)15V電壓。

2011-01-23 10:22:02

474

CPLD實(shí)現(xiàn)線陣CCD驅(qū)動(dòng)電路

采用MAXⅡ器件的EPM240T100C5N為控制核心,以TCD1500C為例,設(shè)計(jì)了基于CPLD的線陣CCD驅(qū)動(dòng)電路,完成了硬件電路的原理圖的設(shè)計(jì),并實(shí)現(xiàn)了軟件調(diào)試。通過QuartusⅡ軟件平臺(tái),對(duì)其進(jìn)行了模擬仿真。實(shí)

2011-11-03 15:24:40

129

基于CPLD器件的單穩(wěn)態(tài)脈沖展電路

具體介紹了基于CPLD 器件設(shè)計(jì)單穩(wěn)態(tài)窄脈沖展寬電路的詳細(xì)過程和這種單穩(wěn)態(tài)窄脈沖展電路的特點(diǎn)，給出了相應(yīng)的時(shí)序仿真波形，提出了提高展寬脈沖寬度精確度的方法。

2011-12-17 00:23:00

DC 輸入濾波電路原理圖

DC 輸入濾波電路原理圖如下所示： ① 輸入濾波電路：C1、L1、C2組成的雙型濾波網(wǎng)絡(luò)主要是對(duì)輸入電源的電磁噪聲及雜波信號(hào)進(jìn)行抑制，防止對(duì)電源干擾，同時(shí)也防止電源本身產(chǎn)生的高頻

2012-05-31 10:37:22

9224

輸入過欠壓保護(hù)電路原理圖

輸入過欠壓保護(hù)電路原理圖如下所示： 1、原理圖： 2、工作原理： AC輸入和DC輸入的開關(guān)電源的輸入過欠壓保護(hù)原理大致相同。保護(hù)電路的取樣電壓均來自輸入濾波后的電壓。取樣電

2012-05-31 11:16:15

20964

基于IGBT的100kHz逆變電源控制的CPLD實(shí)現(xiàn)

基于IGBT的100kHz逆變電源控制的CPLD實(shí)現(xiàn)。

2016-03-30 10:01:37

開關(guān)電源輸入濾波電路的優(yōu)化設(shè)計(jì)研究

2016-11-05 10:20:08

基于CPLD的高精度門控電路的設(shè)計(jì)

基于CPLD的高精度門控電路的設(shè)計(jì)，下來看看。

2017-01-13 13:46:17

電子天平中數(shù)字電路的CPLD實(shí)現(xiàn)_顧申申

電子天平中數(shù)字電路的CPLD實(shí)現(xiàn)_顧申申

2017-03-19 11:29:00

FPGA和CPLD的區(qū)別及其用途介紹

FPGA/CPLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡(jiǎn)單的74電路，都可以用FPGA/CPLD來實(shí)現(xiàn)。 FPGA/CPLD如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入

2017-10-09 09:52:20

基于CPLD的振蕩器實(shí)現(xiàn)設(shè)計(jì)應(yīng)用

CPLD內(nèi)部施密特觸發(fā)器電器特性見表1。目前大部分使用的CPLD都需要兩個(gè)電源VCC和VCCIO，VCC就是CPLD內(nèi)部的核電壓，VCCIO是CPLD所有I/O 引腳電壓。

2018-05-11 08:22:00

1256

基于fpga和cpld低頻/最小邏輯ADC實(shí)現(xiàn)

2018-04-26 11:53:00

1121

基于CPLD的看門狗電路電路設(shè)計(jì)實(shí)現(xiàn)

隨著CPLD器件被廣泛應(yīng)用于各種儀器、儀表設(shè)備的設(shè)計(jì)中，而且CPLD幾乎可模擬任何一種邏輯電路，所以，現(xiàn)在在設(shè)計(jì)時(shí)已完全沒有必要再放置一片獨(dú)立的看門狗器件，而完全可以將硬件看門狗電路整合于CPLD器件中，從而節(jié)省成本，降低系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。下面具體介紹這種基于CPLD技術(shù)的看門狗電路的設(shè)計(jì)。

2018-03-05 16:58:01

2420

在嵌入式設(shè)計(jì)中如何降低CPLD的功耗與電源電壓管理技術(shù)分析

我們首先來了解在嵌入式設(shè)計(jì)中如何降低CPLD的功耗、電路板的面積和元器件成本。下一步，我們將看到在待機(jī)模式下如何盡量降低CPLD的功耗，不僅要仔細(xì)地選擇器件，而且還要選擇一個(gè)合適的總線駐留方案。器件工作期間，我們對(duì)節(jié)省功耗的探討將包括選擇邏輯門、智能I/O設(shè)計(jì)和精密的電源電壓管理技術(shù)。

2018-12-04 09:09:00

2142

基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)

介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測(cè)試系統(tǒng)接口，通過時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測(cè)試系統(tǒng)接口中應(yīng)用的可行性和優(yōu)越性，簡(jiǎn)單介紹

2019-01-01 16:18:00

1472

你需要知道基于CPLD節(jié)省電池能量的系統(tǒng)斷電電路的設(shè)計(jì)

元件，實(shí)現(xiàn)一個(gè)節(jié)省電池能量的系統(tǒng)斷電電路。在本例中，使用的CPLD是Altera EPM570-T100。使用一只外接P溝道MOSFET Q1和一只國際整流器公司的IRLML6302（或等效器件），構(gòu)成IC1 CPLD的一個(gè)電源控制開關(guān)。

2019-04-18 16:00:42

516

采用5管單元的SRAM結(jié)構(gòu)實(shí)現(xiàn)CPLD可編程電路的設(shè)計(jì)

顯然，設(shè)計(jì)基于SRAM編程技術(shù)的CPLD可以很好解決上述應(yīng)用問題。CPLD的設(shè)計(jì)和實(shí)現(xiàn)的關(guān)鍵問題是核心可編程電路結(jié)構(gòu)的實(shí)現(xiàn)。因此，本文主要探討針對(duì)CPLD的核心可編程結(jié)構(gòu)，如何設(shè)計(jì)具有相似功能且基于SRAM編程技術(shù)的電路結(jié)構(gòu)，從而更好滿足動(dòng)態(tài)重構(gòu)系統(tǒng)中實(shí)現(xiàn)復(fù)雜狀態(tài)機(jī)和譯碼電路的應(yīng)用。

2020-04-25 10:21:00

1687