SOC設(shè)計方法

SOC設(shè)計方法

本文通過對集成電路IC技術(shù)發(fā)展現(xiàn)狀的討論和歷史回顧,特別是通過對電子整機設(shè)計技術(shù)發(fā)展趨勢的探討,引入系統(tǒng)芯片（System on Chip,簡稱SOC）的定義,主要特點及其設(shè)計方法學(xué)等基本概念,并著重探討面向SOC的新一代集成電路設(shè)計方法學(xué)的主要研究內(nèi)容和發(fā)展趨勢。

??? 關(guān)鍵詞：SOC 軟硬件協(xié)同設(shè)計 超深亞微米 高層次綜合 IP核 設(shè)計再利用

引言

人類進入21世界面臨的一個重要課題就是如何面對國民經(jīng)濟和社會發(fā)展信息化的挑戰(zhàn)。以網(wǎng)絡(luò)通信、軟件和微電子為主要標(biāo)志的信息產(chǎn)業(yè)的飛速發(fā)展既為我們提供了一個前所未有的發(fā)展機遇,也營造了一個難得的市場與產(chǎn)業(yè)環(huán)境。

集成電路作為電子工業(yè)乃至整個信息產(chǎn)業(yè)的基礎(chǔ)得益于這一難得的機遇,呈現(xiàn)出快速發(fā)展的態(tài)勢。以軟硬件協(xié)同設(shè)計（Software/Hardware Co-Design）、具有知識產(chǎn)權(quán)的內(nèi)核（IP核）復(fù)用和超深亞微米（Very Deep Sub-M集成電路ron,簡稱VDSM）技術(shù)為支撐的SOC是國際超大規(guī)模集成電路（VLSI）的發(fā)展趨勢和新世紀(jì)集成電路的主流。

??? 與此同時,集成電路設(shè)計技術(shù)的進步滯后于集成電路制造技術(shù)的進步已成為制約未來集成電路工業(yè)進一步健康發(fā)展的關(guān)鍵。傳統(tǒng)的、基于標(biāo)準(zhǔn)單元庫的設(shè)計方法已被證明不能勝任SOC的設(shè)計;現(xiàn)行的面向邏輯的集成電路設(shè)計方法在深亞微米集成電路設(shè)計中遇到了難以逾越的障礙;芯片設(shè)計涉及的領(lǐng)域不再局限于傳統(tǒng)的半導(dǎo)體而且必須與整機系統(tǒng)結(jié)合;集成電路設(shè)計工程師們從來沒有像今天這樣迫切地需要汲取新知識,特別是有關(guān)整機系統(tǒng)的知識。所以盡快開展面向SOC的新一代集成電路設(shè)計方法學(xué)研究對于推動集成電路的發(fā)展是至關(guān)重要的。

回顧20世紀(jì)后半葉集成電路工業(yè)的歷史,不難看出著名的MOORE（摩爾）定律一直在準(zhǔn)確地描述著集成電路技術(shù)的發(fā)展。專家們普遍認(rèn)為,在新的世紀(jì)中,這一著名定律仍將長期有效。盡管MOORE定律揭示的集成電路工藝技術(shù)的進步規(guī)律是那樣的誘人,且其發(fā)展速度之高在現(xiàn)代社會是少有的,但是今天正在蓬勃發(fā)展的網(wǎng)絡(luò)技術(shù)的進步相比（見圖1）還是相形見絀,遠遠不能滿足信息產(chǎn)業(yè)發(fā)展的要求。

據(jù)有關(guān)報道,在今天的美國社會如果以每分鐘9美分的費用計算,并有15%的家庭每天平均上網(wǎng)60min,則現(xiàn)有的網(wǎng)絡(luò)容量必須增大1倍,由此引發(fā)的交換設(shè)備投資為300億美元,接入設(shè)備投資多達7000億美元。這些交換設(shè)備和接入設(shè)備對集成電路的需求拉動將是巨大的。

現(xiàn)代通信技術(shù)正在向個人化,寬帶化和智能化方向發(fā)展（圖2）。以GSM為主要代表的第二代移動通信的發(fā)展對集成電路的拉動作用在20世紀(jì)的最后1年表現(xiàn)得淋漓盡致。

隨著寬帶技術(shù)的發(fā)展,人們傳統(tǒng)文化娛樂的手段也將不斷更新,以“精顯”技術(shù)為代表的新一代高分辨率電視已開始進入家庭,電視點播（VOD）也將成為人們?nèi)粘Ｉ钪胁豢扇鄙俚囊徊糠?。如果希望通過網(wǎng)絡(luò)傳輸高分辨率電視節(jié)目,則接入的帶寬將達到15MHz。顯然,這種新的文化娛樂方式的出現(xiàn),必然對集成電路技術(shù)的進步產(chǎn)生巨大的推動作用。所以有人說集成電路發(fā)展得多快都為之不過。

??? 市場是集成電路工業(yè)發(fā)展最直接的推動力,集成電路幾十年的發(fā)展證明了“更細(xì)、更快、更便宜”這個人們一直追求的目標(biāo)在新的世紀(jì)中不僅仍然有效,而且隨著經(jīng)濟的發(fā)展變得更為緊迫。在SOC時代來臨的時候,雖然人們要面對眾多的挑戰(zhàn)和眾多的新課題,但是也給所有從事這一領(lǐng)域工作的科技人員提供了一個難得的發(fā)展機遇,也為全球半導(dǎo)體行業(yè)提供了一次重新洗牌的機會。

SOC的內(nèi)涵及處延

內(nèi)涵

要研究SOC設(shè)計方法學(xué),首先必須明確什么叫SOC。在經(jīng)過多年的爭論之后,專家們最終就SOC的定義達成了比較一致的意見。這個定義雖然在形式上不那么嚴(yán)格,但是明確了SOC的內(nèi)涵和表征。一種集成電路芯片如果具備如下特性的話,那么可以稱其為SOC,這些特性是：

??? 實現(xiàn)復(fù)雜系統(tǒng)功能的VLSI;

采用超深亞微米工藝技術(shù);

使用一個或數(shù)個嵌入式CPU或數(shù)字信號處理器（DSP）;

具備外部對芯片進行編程的功能;

主要采用第三方的IP核進行設(shè)計。

這樣的定義決定了SOC的設(shè)計必須采用與現(xiàn)在的集成電路設(shè)計十分不同的方法。

首先,一個SOC必須是實現(xiàn)復(fù)雜功能的VLSI,它的規(guī)模決定了芯片的設(shè)計不僅需要設(shè)計者具備集成電路的知識,更要具備系統(tǒng)的知識,也要對芯片的應(yīng)用有透徹的了解。顯然,這對設(shè)計者的知識結(jié)構(gòu)提出了很高的要求;在眾多的困難當(dāng)中,知識結(jié)構(gòu)的改進是最困難的。

其次,深亞微米工藝提出的諸多挑戰(zhàn)至今尚未得到徹底的解決,互連延遲主導(dǎo)系統(tǒng)性能的問題隨著工藝技術(shù)的不斷進步將變得越來越突出。在人們徹底實現(xiàn)從而向邏輯的設(shè)計方法向面向互連的設(shè)計方法的轉(zhuǎn)變之前,這個問題將一直存在,并長期困擾整個集成電路設(shè)計業(yè)。

第三,單個芯片要處理的信息量和信息復(fù)雜度要求芯片必須具備強大的數(shù)據(jù)處理能力;嵌入式CPU或DSP的使用將是SOC的一個重要標(biāo)志。事實上,一個芯片上集成一個或多個微處理器以完成復(fù)雜的系統(tǒng)功能,在今天的集成電路設(shè)計中已不少見。

第四,既然采用了嵌入式的CPU或DSP,芯片自然也就具備了可編程能力。對于大多數(shù)專用集成電路,由于其功能相對比較簡單、應(yīng)用范圍也比較窄,它們雖然采用了內(nèi)嵌入CPU或者DSP,在大多數(shù)情況下還是將所需的軟件固化在芯片中。但是對于未來的SOC,由于其功能非常復(fù)雜,應(yīng)用時會由于各種原因使原來的設(shè)計與實現(xiàn)應(yīng)用有些差異,需要作必要的修改或變動以適應(yīng)應(yīng)用環(huán)境。采取外部對其編程的方式顯然是一個比較明智的作法。允許外部對芯片進行編程的另外個考慮是隨著芯片規(guī)模的不斷擴大,開發(fā)一個SOC不僅需要克服眾多的技術(shù)難題,而且開發(fā)成本也將越來越高,有能力進行SOC設(shè)計的商家也將逐漸會議集中到那些有比較強的技術(shù)和經(jīng)濟實力的單位,顯然如果能夠提供可由用戶自己進行功能配置的SOC,將大大減少應(yīng)用風(fēng)險,并促進SOC的推廣應(yīng)用。

最后,采用第三方的IP核是SOC設(shè)計的必然。高度復(fù)雜的系統(tǒng)功能和愈來愈高新的產(chǎn)品打入市場的時間要求不允許芯片設(shè)計者一切從零開始,必須借鑒和使用已經(jīng)成熟的設(shè)計為自己的產(chǎn)品開發(fā)服務(wù)。事實上今天的集成電路已經(jīng)開始越來越多的使用IP核來進行設(shè)計（圖3）.

SOC設(shè)計方法學(xué)正是圍繞SOC的上述內(nèi)容展開的新一輪理論研究。這一理論根植于過去幾十年計算機輔助設(shè)計（CAD）、計算機輔助工程（CAE）和電子設(shè)計自動化（EDA）理論的土壤之中,將借鑒已有的理論并在其基礎(chǔ)上創(chuàng)新。盡管如此,研究人員還是不得不面對許多的難題,因為SOC時代的集成電路設(shè)計方法學(xué)的內(nèi)涵及外延到底是什么確實不那么清楚（圖4）.

人們只能模糊在感到這個新生的理論應(yīng)當(dāng)涉及系統(tǒng)和芯片,應(yīng)當(dāng)涉及硬件和軟件,應(yīng)當(dāng)涉及設(shè)計和制造,應(yīng)當(dāng)涉及知識產(chǎn)權(quán)的保護和使用等等一系列的問題,以及現(xiàn)在也許還無法提出的許多其它技術(shù)的和非技術(shù)的問題。

要想鈄SOC設(shè)計中的所有問題都清楚地羅列出來是不現(xiàn)實的,但是研究人員可以在以前的研究基礎(chǔ)上確認(rèn)哪些是關(guān)系到SOC設(shè)計成敗的關(guān)鍵,并將它們作為SOC設(shè)計方法學(xué)首先要解決的課題。

SOC技術(shù)包含的三個內(nèi)容

??? SOC設(shè)計方法學(xué)要包含的第一個內(nèi)容就是系統(tǒng)設(shè)計方法。傳統(tǒng)的集成電路設(shè)計基本上屬于硬件設(shè)計的范疇,少數(shù)的軟件（主要是一些微碼）也往往通過固化的方法在芯片中實現(xiàn)。而在SOC設(shè)計當(dāng)中,設(shè)計者必須面對一個新的挑戰(zhàn),那就是他不僅要面對復(fù)雜的邏輯設(shè)計,而且要考慮軟件,特別是那些可以改變芯片功能的外部應(yīng)用軟件的設(shè)計。盡管軟件的加入在某種程度上加大了系統(tǒng)設(shè)計的工作量,但是軟件的引入也會對系統(tǒng)代價的減少產(chǎn)生積極的作用。如何在軟件和硬件設(shè)計中取得平衡,獲得最優(yōu)的設(shè)計結(jié)果是我們要認(rèn)真探討的課題。

SOC設(shè)計方法學(xué)要包含的第二個內(nèi)容是IP核的設(shè)計和使用。IP核是SOC設(shè)計中非常重要,它包含兩個方面的內(nèi)容,首先是IP核的使用,其次是IP核的生成。IP核的使用絕不等同于集成電路設(shè)計中的單元庫的使用,它所涉及的內(nèi)容幾乎覆蓋了集成電路設(shè)計中的所 有經(jīng)典課題,包括測試、驗證、模擬、低功耗等等。IP核的生成也絕非是簡單的設(shè)計抽取和整理,它所涉及的設(shè)計思路、時序的要求、性能的要求等均需要人們重新審視我們已經(jīng)熟知的設(shè)計方法。

SOC設(shè)計方法學(xué)要包含的第三個內(nèi)容是深亞微米集成電路設(shè)計。盡管這個課題已經(jīng)提出了相當(dāng)長的時間,但是研究的思路和方法仍然在面向邏輯的設(shè)計思路中徘徊,也許布局規(guī)劃和時序驅(qū)動的方法還能夠解決當(dāng)前大部分的實際問題,但是當(dāng)我們面對0.15μm甚至更細(xì)線條的時候,又有誰能保證現(xiàn)在的作法有效呢？深亞微米集成電路設(shè)計方法的根本性突破顯然是SOC設(shè)計方法學(xué)中最具挑戰(zhàn)性的。

SOC設(shè)計方法學(xué)的研究所影響的不僅僅是集成電路領(lǐng)域,事實上由于集成電路的基礎(chǔ)作用,它還會對集成電路的基礎(chǔ)作用,它還會對集成電路以外的領(lǐng)域產(chǎn)生深遠的影響。它改變 的也不僅僅是集成電路的設(shè)計方法和設(shè)計思路,同時也會為電子整機和系統(tǒng)的發(fā)展帶來革命性的變化。隨著整機與芯片的日益融合,SOC設(shè)計方法也必然深入到整機的設(shè)計中去,對電子整機的設(shè)計產(chǎn)生積極的影響,同時電子整機的發(fā)展也必然會對SOC設(shè)計方法學(xué)的豐富和完美作出貢獻。SOC設(shè)計方法學(xué)產(chǎn)生的這種芯片與整機互促進,共同發(fā)展的態(tài)勢和影響力是以前任何一個集成電路設(shè)計理論都不具有的。