本文提出了一種基于FPGA的多路光柵信號(hào)采集方案，該方案使用I/O口相對(duì)較少的低端FPGA,配合多路選擇開(kāi)關(guān)，通過(guò)內(nèi)部處理，實(shí)現(xiàn)了多路光柵信號(hào)的采集，結(jié)果表明，該方案成本低廉且能滿足精度的要求。
2013-12-30 13:35:40
2174 
．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。FPGA和DSP處理器具有截然不同的架構(gòu)，在一種器件上非常有效的算法．在另一種器件上可能效率會(huì)非常低。如果目標(biāo)要求大量的并行處理或者最大
2019-08-30 06:31:29
節(jié)省了近 40%。在電機(jī)控制設(shè)計(jì)中，設(shè)計(jì)人員可充分利用 Altera? FPGA 強(qiáng)大的適應(yīng)能力、精度可調(diào)數(shù)字信號(hào)處理 (DSP) 以及集成系統(tǒng)設(shè)計(jì)工具等優(yōu)勢(shì)，使用VSD 系統(tǒng)的高效平臺(tái)。
2019-09-05 08:34:03
有誰(shuí)來(lái)闡述一下FPGA協(xié)處理的優(yōu)勢(shì)有哪些？如何去使用FPGA協(xié)處理？怎樣借助FPGA協(xié)處理去提升性能？怎樣借助FPGA嵌入式處理去降低成本？從C程序到系統(tǒng)門(mén)指的是什么？采用FPGA協(xié)處理的障礙是什么？
2021-04-14 06:07:36
一場(chǎng)圖像加入一個(gè)場(chǎng)同步信號(hào)。同時(shí)為了保證掃描逆程光柵不顯示，應(yīng)加入和同步信號(hào)同周期的消隱信號(hào)。對(duì)視頻信號(hào)進(jìn)行處理，需要先進(jìn)行 A/D 轉(zhuǎn)換、行/場(chǎng)同步信號(hào)的分離等步驟，然后采用專(zhuān)用的視頻信號(hào)處理器對(duì)視頻信號(hào)進(jìn)行轉(zhuǎn)換，最后用FPGA 處理數(shù)字圖像信號(hào)并得到需要的結(jié)果。視頻信號(hào)處理流程如圖 7-2 所示。
2018-12-04 09:36:59
（Digital Signal Processor，數(shù)字信號(hào)處理器）完成計(jì)算，也可以選擇 FPGA。? 通信模塊 實(shí)現(xiàn)與外界的數(shù)據(jù)交換。雖然視頻信號(hào)處理的需求多種多樣，但數(shù)據(jù)處理的流程都遵循數(shù)據(jù)采集、格式轉(zhuǎn)換、數(shù)據(jù)接收、數(shù)據(jù)計(jì)算、數(shù)據(jù)通信的步驟。
2018-12-05 09:22:21
)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣泛，采用FPGA設(shè)計(jì)數(shù)字電路已經(jīng)成為數(shù)字電路系統(tǒng)領(lǐng)域的主要設(shè)計(jì)方式之一。在信號(hào)的處理和整個(gè)系統(tǒng)的控制中，FPGA不但能大大縮減電路的體積
2009-04-21 16:47:58
有引起誤動(dòng)作的可能，不利于整個(gè)系統(tǒng)安全穩(wěn)定運(yùn)行，甚至造成不必要損失。??1：模擬量傳感器接線方式類(lèi)型??在水處理自動(dòng)化控制系統(tǒng)中，一般需要現(xiàn)場(chǎng)的壓力、水位、流量等非電量信號(hào)進(jìn)行測(cè)量監(jiān)測(cè)，常常
2022-03-29 09:17:20
請(qǐng)問(wèn)在FPGA中怎樣去實(shí)現(xiàn)4G無(wú)線球形檢測(cè)器？
2021-04-29 07:20:13
性的培訓(xùn)誘導(dǎo)，真正的去學(xué)習(xí)去實(shí)戰(zhàn)應(yīng)用，這種快樂(lè)試試你就會(huì)懂的。話不多說(shuō)，上貨。在FPGA中，同步信號(hào)、異步信號(hào)和亞穩(wěn)態(tài)的理解PGA（Field-Programmable Gate Array），即現(xiàn)場(chǎng)
2023-02-28 16:38:14
在FPGA的開(kāi)發(fā)中，如何對(duì)inout信號(hào)進(jìn)行賦值？
2023-04-23 14:25:00
在電機(jī)控制中是如何對(duì)地進(jìn)行處理的？隔離電源與主控板和驅(qū)動(dòng)器是怎樣連接的？
2021-09-07 07:32:21
在芯片設(shè)計(jì)中FPGA的優(yōu)勢(shì)是什么？基于FPGA的芯片設(shè)計(jì)方法及流程是怎樣的？
2021-05-10 07:06:05
問(wèn)題。設(shè)計(jì)人員可以在Cyclone III FPGA 中應(yīng)用圖像處理算法，轉(zhuǎn)換數(shù)字視頻信號(hào)并映射至顯示屏。而且，設(shè)計(jì)人員還可以充分發(fā)揮Cyclone III FPGA 的靈活性，重新配置圖像處理
2008-10-16 15:44:08
的問(wèn)題是：
①：怎樣控制脈沖信號(hào)的幅值，使其可以在0V到5V內(nèi)可控？如需選用放大器，請(qǐng)問(wèn)我需要的放大器的帶寬滿足什么條件？
②：怎樣實(shí)現(xiàn)兩種信號(hào)的疊加？是否有此類(lèi)IC？
③：怎樣把反向脈沖信號(hào)
2023-11-27 08:15:24
怎樣把FPGA板子上USB口出來(lái)的信號(hào)傳輸?shù)接蠸MA接口的驅(qū)動(dòng)器中呢？
2023-03-21 14:45:15
C語(yǔ)言在信號(hào)處理中的設(shè)計(jì)與實(shí)現(xiàn)
2012-08-15 18:43:57
本帖最后由 mr.pengyongche 于 2013-4-30 03:09 編輯
DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用 摘要：數(shù)字信號(hào)處理器具有高效的數(shù)值運(yùn)算能
2012-12-28 11:20:34
MATLAB在信號(hào)處理中的應(yīng)用中
2012-08-15 18:48:10
[翻譯] Python 在信號(hào)處理中的優(yōu)勢(shì)之二
2020-06-15 12:05:28
labview中怎樣用開(kāi)關(guān)控制頻率
2019-10-17 19:53:49
論壇里有哪位大神用過(guò)labview控制限位開(kāi)關(guān)的嗎？就最簡(jiǎn)單的限位開(kāi)關(guān)，labview怎樣接受限位開(kāi)關(guān)的數(shù)字信號(hào)并控制？？求大神解答
2018-03-19 10:33:17
處理研究的內(nèi)容2.2 數(shù)字信號(hào)處理系統(tǒng)架構(gòu)分析2.3 基于FPGA的數(shù)字信號(hào)處理的相關(guān)問(wèn)題2.3.1 基于FPGA的數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)流程2.3.2 定點(diǎn)數(shù)與浮點(diǎn)數(shù)參考文獻(xiàn)第3章 數(shù)字信號(hào)處理中
2012-04-24 09:33:23
后，將其存儲(chǔ)在RAM中。全部頻點(diǎn)的數(shù)據(jù)存儲(chǔ)完畢后，FPGA將數(shù)據(jù)通過(guò)PHY芯片發(fā)送到PC機(jī)上。控制流：FPGA根據(jù)總控軟件的指令，將11位頻點(diǎn)控制信號(hào)和4位增益控制信號(hào)通過(guò)DB37接頭發(fā)送到TR組件上
2012-05-28 16:32:43
，打算用FPGA控制高壓開(kāi)關(guān)芯片的工作。第二部分是信號(hào)采集，我一直沒(méi)有理解這一部分是怎樣工作并且利用FPGA提取數(shù)據(jù)的，我如果用FPGA提取了一組超聲信號(hào)，我該如何去追蹤我的信號(hào)點(diǎn)的移動(dòng)（我以前都是
2017-02-04 12:38:34
DSP技術(shù)廣泛應(yīng)用于各個(gè)領(lǐng)域，但傳統(tǒng)的數(shù)字信號(hào)處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標(biāo)的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理系統(tǒng)，具有很強(qiáng)的實(shí)時(shí)性和靈活性，因此利用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理成為數(shù)字信號(hào)處理領(lǐng)域的一種新的趨勢(shì)。
2019-10-17 08:12:27
設(shè)計(jì)根據(jù)系統(tǒng)功能要求，FPGA的任務(wù)主要分為4大部分。(1)控制數(shù)據(jù)在系統(tǒng)中的傳輸邏輯在設(shè)計(jì)時(shí)，將圖2控制總線中的所有信號(hào)都連接到FPGA中，由FPGA來(lái)統(tǒng)一調(diào)度數(shù)據(jù)在DSP之間以及DSP與外部存儲(chǔ)器之間
2019-05-21 05:00:19
基于FPGA的數(shù)字信號(hào)處理
2020-04-04 18:08:33
您可能知道，對(duì)于電機(jī)控制，三個(gè)相電流和位置在一個(gè)瞬間首先使用ADC進(jìn)行采樣。采樣信號(hào)首先用于Park變換以獲得I_d / I_q，并進(jìn)行電流調(diào)節(jié)以產(chǎn)生電壓命令Ud / Uq。 Ud / Uq與位置信號(hào)
2019-04-22 12:28:06
控制和電機(jī)驅(qū)動(dòng)整流集成到單個(gè)基于FPGA的控制應(yīng)用中。相比之下，基于微處理器的系統(tǒng)通常將電機(jī)驅(qū)動(dòng)整流分配給獨(dú)立的硬件，因?yàn)殡姍C(jī)電流或扭矩控制需要較高的循環(huán)速率（通常為20 kHz）與門(mén)驅(qū)動(dòng)整流信號(hào)
2019-04-28 10:04:13
摘要：本設(shè)計(jì)基于DDS原理和FPGA技術(shù)按照順序存儲(chǔ)方式，將對(duì)正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲(chǔ)在ROM波形表里，通過(guò)外接設(shè)備撥扭開(kāi)關(guān)和鍵盤(pán)控制所需波形信號(hào)的輸出，最終將波形
2019-06-21 07:10:53
在實(shí)際的外場(chǎng)試飛過(guò)程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)場(chǎng)外試飛的一大優(yōu)勢(shì)。FPGA作為高性能數(shù)字信號(hào)處理系統(tǒng)中的關(guān)鍵部件，在雷達(dá)信號(hào)模擬和雷達(dá)信號(hào)采集等方面有著巨大的開(kāi)發(fā)潛能，采用這些技術(shù)對(duì)雷達(dá)
2019-07-15 06:48:33
數(shù)字信號(hào)處理的實(shí)現(xiàn)。首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ)，重點(diǎn)討論了傅立葉變換算法原理，由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用，本文給出了基-2 FFT原理、討論了按時(shí)間抽取FFT算法的特點(diǎn)。本論
2017-11-28 11:32:15
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-10-23 07:04:22
的幅度變化情況顯示出來(lái)。隨著科技的發(fā)展，數(shù)字處理技術(shù)，在音頻信號(hào)處理中的應(yīng)用，可降低信號(hào)的干擾，實(shí)現(xiàn)FPGA。自動(dòng)增益控制（Automatic Gain Control，AGC）。其主要由增益放大器
2020-10-21 16:42:15
微弱信號(hào)為1pA到10mA的級(jí)別，對(duì)信號(hào)進(jìn)行放大以后，是多路問(wèn)題的問(wèn)題（至少是4路），經(jīng)模擬開(kāi)關(guān)進(jìn)行通道選擇之后進(jìn)行AD轉(zhuǎn)換，這一系列處理為微弱信號(hào)的處理。選擇什么樣的模擬開(kāi)關(guān)芯片合適呢，損耗較低的，開(kāi)關(guān)導(dǎo)通電阻較小的。目前國(guó)內(nèi)的CD4051可以排除了，損耗太大了。求大神指教。。。。跪謝、、、、
2014-12-16 12:52:10
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-08-15 07:51:10
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-09-19 07:50:50
教你怎樣在labview中調(diào)用批處理文件
2015-07-08 10:52:42
請(qǐng)幫幫我。我無(wú)法在FPGA中創(chuàng)建可用信號(hào)。（引腳FPGA中的網(wǎng)關(guān)輸出）顯示錯(cuò)誤。焊盤(pán)位置的數(shù)量必須與驅(qū)動(dòng)該網(wǎng)關(guān)輸出的信號(hào)的位數(shù)相匹配。格式必須指定為單元格數(shù)組，例如{'MSB'，...，'LSB
2019-09-10 12:44:58
下一代混合信號(hào)處理器的標(biāo)桿產(chǎn)品ADSP-CM40x系列最大的應(yīng)用之一就是電機(jī)控制。這里分享ADSP-CM40x在電機(jī)控制中的應(yīng)用資源供大家學(xué)習(xí)參考，也歡迎有電機(jī)控制應(yīng)用需求的筒子們跟帖討論、提問(wèn)
2018-11-05 09:22:46
現(xiàn)在用fpga對(duì)信號(hào)處理，具體的就是寫(xiě)一個(gè)1553B協(xié)議。但是現(xiàn)在又幾個(gè)節(jié)點(diǎn)，需要通信。 本來(lái)想用arm，但是老師可能傾向于用nios，因?yàn)榍度?b class="flag-6" style="color: red">在fpga里面，可能減少了些風(fēng)險(xiǎn)。我查了下，nios
2019-04-18 05:21:36
：①：怎樣控制脈沖信號(hào)的幅值，使其可以在0V到5V內(nèi)可控？如需選用放大器，請(qǐng)問(wèn)我需要的放大器的帶寬滿足什么條件？②：怎樣實(shí)現(xiàn)兩種信號(hào)的疊加？是否有此類(lèi)IC？③：怎樣把反向脈沖信號(hào)（一直是3.3V，當(dāng)有
2018-11-13 09:55:12
這個(gè)設(shè)計(jì)中有兩個(gè)時(shí)鐘域?！ ∑綍r(shí)我們在設(shè)計(jì)中遇到的門(mén)控時(shí)鐘、衍生時(shí)鐘以及事件驅(qū)動(dòng)的觸發(fā)器都可歸為時(shí)鐘域類(lèi)別。如圖2所示，通過(guò)一個(gè)簡(jiǎn)單門(mén)控時(shí)鐘創(chuàng)建了一個(gè)新的時(shí)鐘域。我們知道，這類(lèi)時(shí)鐘控制在FPGA設(shè)計(jì)中并不被推崇（可以使用時(shí)鐘使能替代時(shí)鐘門(mén)控），然而它卻非常有利于我們理解時(shí)鐘域這一概念。原作者：碎碎思
2022-10-14 15:43:00
DCMl輸出: clkfx = 100MHz和clkfx_180=100MHz不過(guò)相位差180度.FPGA輸出到DAC中,DAC需要FPGA提供data[11:0]和寫(xiě)入時(shí)鐘. 我用clkfx作為
2012-03-29 09:51:36
在AD軟件中，怎樣操作FPGA，讓引腳交換，求各位大神教?。?！
2019-04-11 07:35:12
怎樣設(shè)計(jì)自動(dòng)控制開(kāi)關(guān)
2018-08-26 13:31:23
我做的一個(gè)基于DSP的系統(tǒng)中，DSP做主處理器，控制著整個(gè)系統(tǒng)，包括信號(hào)處理，整體調(diào)度等；選擇了一塊Xilinx的FPGA做FIFO UART和系統(tǒng)的邏輯控制和譯碼。DSP的時(shí)鐘輸入為15MHz
2023-06-19 06:43:17
電子開(kāi)關(guān)的（是這個(gè)名字的吧？我也不知道怎么命名它?。?，就是淘寶上那種可以插在接收機(jī)上控制燈帶的那種開(kāi)關(guān)。本來(lái)以為可以很簡(jiǎn)單地自制一個(gè)的，可是后來(lái)才發(fā)現(xiàn)我并不知道它輸出的信號(hào)是怎樣的，我沒(méi)有示波器，只能
2018-06-15 13:52:10
本帖最后由 upmcu 于 2012-7-28 15:07 編輯
截圖：FPGA控制實(shí)現(xiàn)圖像系統(tǒng)視頻圖像采集.pdfFPGA在多制式視頻轉(zhuǎn)換系統(tǒng)中的應(yīng)用.pdfFPGA在圖象處理中
2012-07-28 14:28:52
我想控制一根軸的停止，用數(shù)據(jù)采集卡接收限位開(kāi)關(guān)后面的轉(zhuǎn)換電路發(fā)送的信號(hào)，請(qǐng)問(wèn)那個(gè)電壓轉(zhuǎn)換電路是怎樣的啊？有這樣的板卡嗎？
2012-09-28 23:14:39
設(shè)計(jì)了一種基于FPGA 和DSP 的光纖信號(hào)實(shí)時(shí)處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實(shí)現(xiàn)數(shù)據(jù)的高速采集和邏輯控制，用DSP 實(shí)現(xiàn)傳感信號(hào)的全數(shù)字解調(diào)，分析了載
2009-06-19 11:17:43
24 本文針對(duì)磁通門(mén)信號(hào)采集與處理的具體特點(diǎn)，對(duì)基于FPGA的磁通門(mén)數(shù)字信號(hào)處理系統(tǒng)進(jìn)行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對(duì)磁通門(mén)輸出信號(hào)進(jìn)行采樣，采樣后的數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)
2009-12-23 15:09:0915 本文針對(duì)磁通門(mén)信號(hào)采集與處理的具體特點(diǎn),對(duì)基于FPGA的磁通門(mén)數(shù)字信號(hào)處理系統(tǒng)進(jìn)行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對(duì)磁通門(mén)輸出信號(hào)進(jìn)行采樣,采樣后的數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)處理,再
2010-07-21 17:24:5826 基于CPCI總線的通用FPGA信號(hào)處理板的設(shè)計(jì)
?隨著雷達(dá)信號(hào)處理技術(shù)的不斷發(fā)展以及現(xiàn)代國(guó)防對(duì)雷達(dá)技術(shù)的需求，系統(tǒng)對(duì)雷達(dá)信號(hào)處理的要求也越來(lái)越高，需要實(shí)時(shí)處
2009-11-28 15:07:38922 
應(yīng)用領(lǐng)域： 6U VME TigerSHARC201FPGA信號(hào)處理機(jī)主要面向雷達(dá)、聲納、通信、圖象處理等高速信號(hào)處理領(lǐng)域。采用專(zhuān)用DSP與FPGA可編程邏輯器組成陣列化并行處理機(jī)，已經(jīng)越來(lái)越成為當(dāng)前數(shù)字信號(hào)處理發(fā)展的趨勢(shì)。 雷航科技的6U VME TigerSHARC201FPGA信號(hào)處理機(jī)就
2011-02-28 12:05:3264 本文提出基于FPGA的數(shù)字收發(fā)機(jī)信號(hào)處理研究與實(shí)現(xiàn)
2011-11-01 18:20:4250 本書(shū)共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語(yǔ)言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種結(jié)構(gòu)類(lèi)型的fir數(shù)字濾波器的fpga實(shí)現(xiàn)、不同結(jié)構(gòu)
2011-11-04 15:50:120 基于FPGA的雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)的論文
2015-10-30 10:38:126 基于FPGA的心電信號(hào)處理研究與實(shí)現(xiàn)論文
2015-10-30 10:38:539 基于FPGA數(shù)字信號(hào)處理，本文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)
2015-10-30 10:39:3830 本書(shū)比較全面地闡述了fpga在數(shù)字信號(hào)處理中的應(yīng)用問(wèn)題。本書(shū)共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語(yǔ)言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4644 基于FPGA的超聲波無(wú)損檢測(cè)信號(hào)處理研究/
2016-01-04 15:26:580 本文主要研究如何利用FPGA實(shí)現(xiàn)FFl’算法，研制具有自主知識(shí)產(chǎn)權(quán)的FFT
信號(hào)處理器
2016-03-21 16:22:5240 基于FPGA的數(shù)字信號(hào)處理算法研究與高效實(shí)現(xiàn)
2016-08-29 23:20:5639 基于FPGA數(shù)字信號(hào)處理
2016-12-14 22:08:2520 數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)
2016-12-14 22:08:2532 基于DSP_FPGA的LFMCW雷達(dá)測(cè)距信號(hào)處理系統(tǒng)設(shè)計(jì)_陳林軍
2017-03-19 19:07:174 基于FPGA的通用傳感器信號(hào)處理系統(tǒng)設(shè)計(jì)_李輝
2017-03-19 19:07:173 光纖陀螺信號(hào)處理電路中FPGA與DSP的接口方法研究
2017-10-20 08:40:252 基于Cortex_A8和FPGA的嵌入系統(tǒng)在雷達(dá)信號(hào)處理中的應(yīng)用
2017-10-26 08:27:503 多抽樣率的數(shù)字信號(hào)處理及其FPGA實(shí)現(xiàn)
2017-10-30 11:42:4410 DSP技術(shù)廣泛應(yīng)用于各個(gè)領(lǐng)域，但傳統(tǒng)的數(shù)字信號(hào)處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標(biāo)的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理系統(tǒng)，具有很強(qiáng)
2017-10-31 10:37:230 針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:402373 
為數(shù)字信號(hào)送入FPGA，在FPGA處理設(shè)計(jì)中利用數(shù)據(jù)流控制方法并行實(shí)現(xiàn)了信號(hào)的采樣和處理，并在數(shù)據(jù)存儲(chǔ)和訪問(wèn)過(guò)程中采用時(shí)鐘時(shí)標(biāo)方法判斷信號(hào)采樣過(guò)程中的數(shù)據(jù)丟失情況，有效提高了振動(dòng)信號(hào)處理的實(shí)時(shí)性及可靠性。
2017-11-18 05:26:023148 
本文提出一種光開(kāi)關(guān)模塊控制電路的FPGA設(shè)計(jì)方法。通過(guò)硬件設(shè)置通道，由FPGA 讀入通道信息后對(duì)其進(jìn)行譯碼，并送到光開(kāi)關(guān)的驅(qū)動(dòng)電路。光開(kāi)關(guān)通道切換成功標(biāo)志信息由光開(kāi)關(guān)反饋回的狀態(tài)信號(hào)與FPGA 所讀入的原始數(shù)據(jù)比較而得: 如果兩者相同，則通道切換正確，若兩者不同，則通道切換錯(cuò)誤。
2017-11-18 12:15:293498 
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2018-07-17 11:48:00710 
隨著實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的發(fā)展，ARM、DSP和FPGA體系結(jié)構(gòu)成為3G移動(dòng)終端實(shí)現(xiàn)的主要方式。本文的設(shè)計(jì)通過(guò)ARM對(duì)目標(biāo)及環(huán)境進(jìn)行建模、運(yùn)算，生成網(wǎng)絡(luò)協(xié)議仿真數(shù)據(jù)庫(kù)，應(yīng)用DSP進(jìn)行數(shù)據(jù)調(diào)度、運(yùn)算和處理，最后形成所需的調(diào)幅、調(diào)相、調(diào)頻等控制字，通過(guò)FPGA控制收發(fā)器芯片產(chǎn)生射頻模擬信號(hào)。
2018-04-26 16:26:001281 
處理器，使用Verilog HDL語(yǔ)言描述易于用硬件實(shí)現(xiàn)的模塊，如同步采集、低通濾波及復(fù)數(shù)相關(guān)運(yùn)算等計(jì)算量大的模塊。采用FPGA內(nèi)部的MicroBlaze軟核作為系統(tǒng)的中央處理器，進(jìn)行流程控制、分支判斷以及調(diào)用硬件模塊來(lái)控制系統(tǒng)回波信號(hào)的采集、處理和存儲(chǔ)
2018-03-05 15:45:182 本系統(tǒng)以FPGA作為高性能實(shí)時(shí)信號(hào)處理系統(tǒng)的數(shù)據(jù)采集和控制中心，2片DSP為數(shù)據(jù)處理中心，主要包括4個(gè)功能模塊——數(shù)據(jù)采集模塊、FPGA數(shù)據(jù)控制模塊、DSP處理模塊和通信模塊，系統(tǒng)結(jié)構(gòu)框圖如圖1所示。
2019-04-23 08:29:003426 
本文提出了一種實(shí)現(xiàn)信號(hào)采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號(hào)采集系統(tǒng)的系統(tǒng)設(shè)計(jì)，并著重介紹前端硬件的設(shè)計(jì)，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計(jì)進(jìn)行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達(dá)到了較好的效果，實(shí)現(xiàn)了信號(hào)的采集與存儲(chǔ)。
2018-11-02 15:46:0110 基于FPGA的嵌入式信號(hào)處理系統(tǒng)設(shè)計(jì)方案
2021-06-02 11:04:330 基于FPGA的嵌入式信號(hào)處理系統(tǒng)設(shè)計(jì)方案
2021-06-02 11:04:330 數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn).第3版英文
2021-10-18 10:55:320 說(shuō)到異步時(shí)鐘域的信號(hào)處理，想必是一個(gè)FPGA設(shè)計(jì)中很關(guān)鍵的技術(shù)，也是令很多工程師對(duì)FPGA望 而卻步的原因。但是異步信號(hào)的處理真的有那么神秘嗎？那么就讓特權(quán)同學(xué)和你一起慢慢解開(kāi)這些所謂的難點(diǎn)
2021-11-01 16:24:3911 基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121 FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來(lái)越強(qiáng)，越來(lái)越復(fù)雜，對(duì)信息處理的需求也急劇增長(zhǎng)。為此，FPGA不斷在提高處理
2022-12-14 11:46:091268 一種基于FPGA 實(shí)現(xiàn)的800G信號(hào)處理平臺(tái)
2023-07-31 10:23:11375 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論