混合信號(hào)PCB的分區(qū)設(shè)計(jì)原則
混合信號(hào)電路PCB的設(shè)計(jì)很復(fù)雜，元器件的布局、布線以及電源和地線的處理
2009-03-25 11:40:23
785 
3W原則在PCB設(shè)計(jì)中為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時(shí)，則可保持大部分電場(chǎng)不互相干擾，這就是3W規(guī)則。3W原則是指多個(gè)高速信號(hào)線長(zhǎng)距離走線的時(shí)候，其間距...
2022-01-26 06:50:22
小弟剛買的FPGA核心板，打算自己畫底板的說(shuō)。買的核心板沒(méi)有給引腳配置，只給了原理圖，原理圖上雖然標(biāo)明了FPGA的引腳，可是……這個(gè)東西怎么看呀？它不像是買的開發(fā)板那種，什么A11，W8這種，而是IO,DIFFO_T13P這種。我是該找賣家要一份，還是說(shuō)要自己看，慢慢去對(duì)它的引腳呢？
2017-06-12 08:27:50
FPGA中幾個(gè)基本的重要的時(shí)序分析參數(shù)介紹(fmax\tsu\th\tco\tpd)今天無(wú)聊，翻開書偶看到介紹時(shí)序部分的東西，覺(jué)得其中幾個(gè)參數(shù)縮寫所代表的含義應(yīng)該記住，故寫如下文章……FPGA中
2012-04-09 09:41:41
FPGA入門知識(shí)介紹近幾年來(lái)，由于現(xiàn)場(chǎng)可編程門陣列(FPGA)的使用非常靈活，又可以無(wú)限次的編程，已受到越來(lái)越多的電子編程者的喜愛(ài)，很多朋友都想學(xué)習(xí)一些FPGA入門知識(shí)準(zhǔn)備進(jìn)行這個(gè)行業(yè)，現(xiàn)在關(guān)于
2014-08-16 10:32:45
和說(shuō)明，其實(shí)這也是FPGA的I/O引腳靈活的體現(xiàn)，對(duì)于一般的信號(hào)，FPGA的I/O可以隨意的連接。（特權(quán)同學(xué)，版權(quán)所有）圖3.42 核心板引出的兩個(gè)插座電路 `
2015-05-06 11:31:16
FPGA如何對(duì)引腳進(jìn)行分塊？是由VCC的電壓不同進(jìn)行自行設(shè)計(jì)分塊？還是每個(gè)塊的引腳都是固定的？在進(jìn)行DDR3與FPGA的硬件連接時(shí)，由FPGA的芯片手冊(cè)得采用SSTL_15電壓標(biāo)準(zhǔn)，即VDDQ
2021-11-29 16:10:48
分配fpga管腳時(shí)該怎么選擇，引腳有什么屬性需要考慮，quartus2中引腳有幾個(gè)屬性：Reserved，Group，I/O Bank，Vref Group，I/O standard（ 3.3-V
2019-06-17 08:55:43
（12）FPGA時(shí)鐘設(shè)計(jì)原則1.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）FPGA時(shí)鐘設(shè)計(jì)原則5）結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA（Field Programmable
2022-02-23 07:08:36
想把FPGA（Altera Cyclone IV）的擴(kuò)展IO引腳作為輸入直接采集信號(hào)，請(qǐng)問(wèn)除了電壓外，對(duì)輸入電流有要求嗎，最大能夠承受多大的電流而不至于燒壞開發(fā)板？
2019-03-26 09:31:07
今天給大俠帶來(lái)FPGA設(shè)計(jì)基本原則及思想，話不多說(shuō)，上貨。FPGA設(shè)計(jì)基本原則及思想一、硬件設(shè)計(jì)基本原則1、速度與面積平衡和互換原則：一個(gè)設(shè)計(jì)如果時(shí)序余量較大，所能跑的頻率遠(yuǎn)高于設(shè)計(jì)要求，能可以通過(guò)
2020-10-11 12:26:42
/O信號(hào)分配 可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對(duì)的FPGA在信號(hào)分配方面也具有最復(fù)雜的設(shè)計(jì)指導(dǎo)原則。盡管Altera的FPGA器件沒(méi)有設(shè)計(jì)指導(dǎo)原則(因?yàn)樗鼘?shí)現(xiàn)起來(lái)比較容易)，但賽靈思
2020-09-07 11:01:46
FPGA設(shè)計(jì)的指導(dǎo)原則有哪些FPGA設(shè)計(jì)需注意的方方面面
2021-04-08 07:01:34
FPGA設(shè)計(jì)的電路速度指什么？？ 比如設(shè)計(jì)電路速度為200MHz，是指每秒鐘可以吞吐200M個(gè)數(shù)據(jù)嗎？？ 我的想法是比如FPGA的系統(tǒng)時(shí)鐘為50MHz,輸出是通過(guò)寄存器寄存后再輸出的，只有在每個(gè)時(shí)鐘
2023-04-23 14:58:18
時(shí)序仿真的重要性是什么傳統(tǒng)的FPGA驗(yàn)證方法是什么FPGA設(shè)計(jì)的驗(yàn)證技術(shù)及應(yīng)用原則是什么
2021-05-08 09:05:32
FPGA配置引腳說(shuō)明使用EMCCLK引腳，全速加載程序FPGA加載時(shí)序
2021-02-03 06:47:35
FPGA高速收發(fā)器設(shè)計(jì)原則高速FPGA設(shè)計(jì)收發(fā)器選擇需要考慮的因素
2021-04-09 06:53:02
FPGA中的引腳門，那些有著特殊用途的引腳，都有哪些能用作普通IO
2012-10-27 15:34:42
我用fpga來(lái)控制220v的較大功率步進(jìn)電機(jī)，使用的電機(jī)控制驅(qū)動(dòng)模塊有三組信號(hào) 脈沖 方向 使能。這三組正級(jí)直連fpga 3.3v輸出信號(hào)后通過(guò)升壓后得到的5v控制信號(hào)，負(fù)極統(tǒng)一單獨(dú)接地（沒(méi)走
2017-09-15 17:46:04
/cpld的設(shè)計(jì)和優(yōu)化技巧。在討論fpga/cpld設(shè)計(jì)指導(dǎo)原則的基礎(chǔ)上，介紹了altera器件的高級(jí)應(yīng)用；引領(lǐng)讀者學(xué)習(xí)邏輯鎖定設(shè)計(jì)工具，詳細(xì)討論了時(shí)序約束與靜態(tài)時(shí)序分析方法；結(jié)合實(shí)例討論如何進(jìn)行設(shè)計(jì)優(yōu)化
2020-05-14 14:50:30
設(shè)計(jì)DSP系統(tǒng)時(shí),我用C6000系列。DSP引腳的要上拉,或者下拉的原則是怎樣的？我經(jīng)常在設(shè)計(jì)時(shí)為某一管腳是否要設(shè)置上/下拉電阻而猶豫不定。
2019-09-04 02:27:00
`3W原則在PCB設(shè)計(jì)中為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時(shí)，則可保持大部分電場(chǎng)不互相干擾，這就是3W規(guī)則。3W原則是指多個(gè)高速信號(hào)線長(zhǎng)距離走線的時(shí)候，其間距應(yīng)該遵循
2020-09-27 16:49:19
一、芯片介紹1.原理圖2.引腳功能介紹引腳功能AIN0-AIN3模擬信號(hào)輸入端A0-A2引腳地址端VDD,VSS電源端SDA,SCLiic總線的數(shù)據(jù)線，時(shí)鐘線OSC內(nèi)部時(shí)鐘輸入端，外部時(shí)鐘輸入端
2022-01-20 07:35:09
;MOSI,DC呢？難道是MISO？命令選擇怎么用的用IIC的話，D0->SCL,D1->SDA,那DC、CS、引腳是不要連嗎？DC：是指什么引腳？MISO?那片選呢？沒(méi)有怎么用？有誰(shuí)用過(guò)OLED的，請(qǐng)指教
2018-10-18 09:02:22
越來(lái)越力不從心?！ ∫?b class="flag-6" style="color: red">FPGA為代表的可編程邏輯器件以其工作穩(wěn)定、速度快、靈活的可編程能力等特點(diǎn)，獲得了越來(lái)越廣泛應(yīng)用。本文提出了一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng);該系統(tǒng)具有實(shí)時(shí)性高，糾錯(cuò)能力強(qiáng)等
2019-07-01 06:11:15
剛開始學(xué)習(xí)fpga，對(duì)引腳分配的問(wèn)題不是很理解，求高手給予幫助 例如fpga的線路板上23引腳接clk ，28引腳是空余的 ，那么在編程的時(shí)候我可以用 28引腳接clk 嗎？
2013-01-06 15:24:21
，ROM，CAM 等常用單元模塊。 一般的 FPGA 系統(tǒng)規(guī)劃的簡(jiǎn)化流程 4. 同步設(shè)計(jì)原則異步電路 電路的邏輯核心是用組合邏輯電路實(shí)現(xiàn)。比如異步的 FIFO/RAM 讀寫信號(hào)，地址譯碼等電路。電路
2020-01-01 08:00:00
dB時(shí)能測(cè)到雷達(dá)
信號(hào)，使雷達(dá)的有效作用距離提高。本文主要
介紹基于DSP和
FPGA技術(shù)的低信噪比情況下雷達(dá)
信號(hào)的檢測(cè)?！?/div>
2019-07-04 06:55:39
利用高速FPGA設(shè)計(jì)PCB的要點(diǎn)及相關(guān)指導(dǎo)原則有哪些？
2021-04-25 08:17:55
大家好，我剛開始學(xué)習(xí)FPGA并試圖弄清楚哪些FPGA引腳可以分配我的數(shù)據(jù)信號(hào)。我正在使用FPGA Spartan 6封裝TQG114器件LX9。查看產(chǎn)品規(guī)格，有102個(gè)可用的用戶I / O.這是
2019-04-23 06:55:23
我有一塊fpga板子，其情況如下：
板子在設(shè)計(jì)時(shí)預(yù)留有備用引腳，這些備用引腳所在的IOBANK的電壓值為3.3V。
我現(xiàn)在想要一個(gè)在fpga里有一個(gè)邏輯一直為1的輸入信號(hào)，這個(gè)信號(hào)通過(guò)備用引腳中的一
2023-04-23 14:55:18
信號(hào)）哪個(gè)引腳用于此目標(biāo)以及哪些引腳用于從osiloscobe看到此信號(hào)。 （我知道ADC / DAC使用但我沒(méi)有看到任何ucf文件）2-）FPGA存儲(chǔ)數(shù)據(jù)的容量是多少？例如，我想實(shí)時(shí)存儲(chǔ)這個(gè)模擬信號(hào)
2019-05-22 13:15:46
嗨， 有誰(shuí)知道如何理解時(shí)鐘信號(hào)引腳？我需要知道返回FPGA并從FPGA出來(lái)的引腳（除了去往目標(biāo)器件的差分?jǐn)?shù)據(jù)引腳）。典型的應(yīng)用是DAC到FPGA接口，我必須向DAC提供時(shí)鐘信號(hào)。我不確定哪些引腳向
2019-09-03 10:06:23
1. 面積與速度的平衡與互換這里的面積指一個(gè)設(shè)計(jì)消耗FPGA/CPLD的邏輯資源的數(shù)量，對(duì)于FPGA可以用消耗的FF（觸發(fā)器）和LUT（查找表）來(lái)衡量，更一般的衡量方式可以用設(shè)計(jì)所占的等價(jià)邏輯門數(shù)
2020-09-18 10:32:44
嵌入式操作系統(tǒng)介紹及選型原則
2012-08-20 15:27:58
本文在討論DDS的基礎(chǔ)上，介紹利用FPGA設(shè)計(jì)的基于DDS的信號(hào)發(fā)生器。
2021-05-06 09:54:10
`手機(jī)Layout中信號(hào)布線原則介紹 ，整個(gè)文檔內(nèi)容如下，非常不錯(cuò)的資料，在這里跟大家分享了[hide] [/hide]`
2011-12-20 11:21:38
燈具(LED)照明產(chǎn)品配光曲線測(cè)試 ，IES配光曲線測(cè)試項(xiàng)目介紹LED燈具IES配光曲線測(cè)試有哪些測(cè)試項(xiàng)目，IES費(fèi)用多少；哪里可以做LED燈具IES配光曲線測(cè)試，請(qǐng)見(jiàn)下面：燈具(LED)照明產(chǎn)品配
2019-10-23 18:49:33
烙鐵咀（頭）配咀型的通用原則
2018-07-16 16:15:01
FPGA代碼最常使用的功能模塊是哪個(gè)呢？是狀態(tài)機(jī)、乘法器、加法器、計(jì)數(shù)器？答案就是計(jì)數(shù)器！幾乎我們的每個(gè)設(shè)計(jì)都要用到計(jì)數(shù)器，用來(lái)計(jì)算接受或發(fā)送了多少個(gè)數(shù)據(jù)，用來(lái)衡量用了多少時(shí)間，用來(lái)做選擇信號(hào)等等
2015-05-14 22:01:11
請(qǐng)問(wèn)哈FPGA的輸入輸出信號(hào)跟端口引腳一定是一一對(duì)應(yīng)的吧？
2019-04-16 04:46:22
本文介紹基于FPGA 和DDFS 技術(shù)，應(yīng)用Altera 公司的FPGA 開發(fā)工具DSP Builder 設(shè)計(jì)數(shù)字移相信號(hào)發(fā)生器，該數(shù)字移相信號(hào)發(fā)生器的頻率、相位、幅度均可預(yù)置，分辨率高，精確可調(diào)。且可分
2009-12-18 11:59:54
44 FPGA設(shè)計(jì)思想與技巧:這一部分主要介紹FPGA/CPLD設(shè)計(jì)的指導(dǎo)性原則，如FPGA 設(shè)計(jì)的基本原則、基本設(shè)計(jì):思想、基本操作技巧、常用模塊等。FPGA/CPLD設(shè)計(jì)的基本原則、思想、技巧和常用模
2010-01-11 09:00:3734 FPGA設(shè)計(jì)的指導(dǎo)原則:這里“面積”指一個(gè)設(shè)計(jì)消耗FPGA/CPLD 的邏輯資源的數(shù)量，對(duì)于FPGA 可以用所消耗的觸發(fā)器（FF）和查找表（LUT）來(lái)衡量，更一般的衡量方式可以用設(shè)計(jì)所占用的等
2010-01-11 09:01:35107 基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
利用DDS和 FPGA 技術(shù)設(shè)計(jì)一種信號(hào)發(fā)生器.介紹了該信號(hào)發(fā)生器的工作原理、 設(shè)計(jì)思路及實(shí)現(xiàn)方法.在 FPGA 器件上實(shí)現(xiàn)了基于 DDS技
2010-02-11 08:48:05223 基于FPGA的各種雷達(dá)信號(hào)產(chǎn)生方法,介紹了在FPGA中實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號(hào)質(zhì)量的方法，編程實(shí)現(xiàn)了頻率捷變、線性調(diào)頻以及相位編碼等雷達(dá)信號(hào)的產(chǎn)生。仿真
2010-11-29 18:02:4931 差分信號(hào)走線原則
差分線對(duì)的工作原理是使接收到的信號(hào)等于兩個(gè)互補(bǔ)并且彼此互為參考的信號(hào)之間的差值，因此可以極大地降低信
2008-05-09 10:00:3638812 
FPGA高速收發(fā)器設(shè)計(jì)原則
高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛， 包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存，以及必須在芯片與
2009-04-07 22:26:14986 FPGA芯片選擇策略和原則
由于FPGA具備設(shè)計(jì)靈活、可以重復(fù)編程的優(yōu)點(diǎn)，因此在電子產(chǎn)品設(shè)計(jì)領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用。在工程項(xiàng)目或者產(chǎn)品設(shè)計(jì)
2010-02-09 09:13:293080 本文介紹了一種模目信號(hào)設(shè)計(jì)方法，利用FPGA產(chǎn)生時(shí)序及控制，DSP實(shí)時(shí)計(jì)算所需要的回波，從而實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波的模擬，這樣可以在沒(méi)有陣面數(shù)據(jù)的情況下，使信號(hào)處理分系統(tǒng)調(diào)試能
2011-07-05 09:46:271111 
本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語(yǔ)言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實(shí)現(xiàn)、不同結(jié)構(gòu)
2011-11-04 15:50:120 介紹了PCB Layout零件布局走線的一般原則,數(shù)字信號(hào)走線盡量放置在數(shù)字信號(hào)布線區(qū)域內(nèi)等知識(shí)
2012-06-25 11:25:175347 在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情況下，參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。 1、在焊接硬件電路前，首先要測(cè)試電路板
2013-01-16 11:59:584665 基于FPGA數(shù)字信號(hào)處理，本文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)
2015-10-30 10:39:3830 本書比較全面地闡述了fpga在數(shù)字信號(hào)處理中的應(yīng)用問(wèn)題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語(yǔ)言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4644 FPGA的基本設(shè)計(jì)原則，基本設(shè)計(jì)思想，基本操作技巧，常用模塊。如果大家有意識(shí)的用這些原則方法指導(dǎo)日后的的工作，那么會(huì)達(dá)到事半功倍
2016-02-18 11:53:391 現(xiàn)在的FPGA向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。
2016-07-27 20:24:006740 FPGA學(xué)習(xí)資料教程之Xilinx-FPGA-引腳功能詳細(xì)介紹
2016-09-01 15:27:270 引腳和區(qū)域約束也就是LOC約束（location）。定義了模塊端口和FPGA上的引腳的對(duì)應(yīng)關(guān)系。 那么我們應(yīng)該怎么寫呢？
2018-07-14 02:49:0010273 在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情況下，能夠參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。
2017-02-11 16:18:59663 
現(xiàn)在的FPGA正變得越來(lái)越復(fù)雜，向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號(hào)的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號(hào)指配原則提前考慮信號(hào)指配，并減少反復(fù)的次數(shù)。
2017-05-18 10:51:5429124 
FPGA設(shè)計(jì)的基本原則 面積與速度折衷原則 面積和速度是ASIC芯片設(shè)計(jì)中一對(duì)相互制約、影響成本和性能的指標(biāo)，貫穿FPGA設(shè)計(jì)的始終。在FPGA設(shè)計(jì)中，面積是指一個(gè)設(shè)計(jì)消耗的FPGA內(nèi) 部邏輯資源
2017-11-25 03:57:01802 
本文檔內(nèi)容介紹了MagicSOPC主板FPGA-IO引腳分配表，供參閱
2018-03-15 15:50:596 本文檔內(nèi)容介紹了基于fpga實(shí)現(xiàn)信號(hào)發(fā)生器，供參考
2018-04-20 15:23:3565 高性能DCDC設(shè)計(jì)的關(guān)鍵之電源熱設(shè)計(jì)(二)熱設(shè)計(jì)的原則和參數(shù)介紹
2020-05-29 09:14:002542 
在普通印制電路板的布線中由于信號(hào)是低速信號(hào)，所以在3W原則的基本布線規(guī)則下按照信號(hào)的流向?qū)⑵溥B接起來(lái)，一般都不會(huì)出現(xiàn)問(wèn)題。但是如果信號(hào)是100M以上的速度時(shí)，布線就很有講究了。由于最近布過(guò)速度高達(dá)300M的DDR信號(hào)，所以仔細(xì)說(shuō)明一下DDR信號(hào)的布線原則和技巧。
2019-03-24 10:00:066908 
本文介紹了光耦的適用原則以及光耦的具體應(yīng)用。
2019-08-12 09:08:583906 FPGA的引腳交換
2020-01-20 17:53:002843 復(fù)位信號(hào)設(shè)計(jì)的原則是盡量不包含不需要的復(fù)位信號(hào)，如果需要，考慮使用局部復(fù)位和同步復(fù)位。
2019-10-27 10:09:531735 
來(lái)源：羅姆半導(dǎo)體社區(qū)? 3W原則 在PCB設(shè)計(jì)中為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時(shí)，則可保持大部分電場(chǎng)不互相干擾，這就是3W規(guī)則。 3W原則是指多個(gè)高速信號(hào)
2022-12-26 09:35:56841 很多工程師在使用Xilinx開發(fā)板時(shí)都注意到了一個(gè)問(wèn)題，就是開發(fā)板中將LVDS的時(shí)鐘輸入（1.8V電平）連接到了VCCO=2.5V或者3.3V的Bank上，于是產(chǎn)生了關(guān)于FPGA引腳與LVDS（以及
2020-10-10 09:25:3710410 
一、面積與速度的平衡互換原則 這里的面積指的是 FPGA 的芯片資源，包括邏輯資源和 I/O 資源等;這里的速度指的是 FPGA 工作的最高頻率（和 DSP 或者 ARM 不同，FPGA 設(shè)計(jì)的工作
2023-02-03 15:30:30389 本文檔的主要內(nèi)容詳細(xì)介紹的是如何使用Xilinx的FPGA對(duì)高速PCB信號(hào)實(shí)現(xiàn)優(yōu)化設(shè)計(jì)。
2021-01-13 17:00:5925 這一部分主要介紹 FPGA/CPLD設(shè)計(jì)的指導(dǎo)性原則，如FPGA設(shè)計(jì)的基本原則、基本設(shè)計(jì)思想、基本操作技巧、常用模塊等。 FPGA/CPLD設(shè)計(jì)的基木原則、思想、技巧和常用模塊是一個(gè)非常大
2021-01-20 15:17:0926 引言：我們繼續(xù)介紹FPGA PCB設(shè)計(jì)相關(guān)知識(shí)，本章介紹7系列FPGA的配電系統(tǒng)（PDS），包括去耦電容器的選擇、放置和PCB幾何結(jié)構(gòu)，并為每個(gè)7系列FPGA提供了一種簡(jiǎn)單的去耦方法。另外，還介紹
2021-03-12 14:42:453505 
FPGA System Planner解決了設(shè)計(jì)一個(gè)或多個(gè)工程師時(shí)遇到的挑戰(zhàn)PCB板上的更多大引腳數(shù)FPGA。
2021-03-16 16:56:1524 （12）FPGA時(shí)鐘設(shè)計(jì)原則1.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）FPGA時(shí)鐘設(shè)計(jì)原則5）結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA（Field Programmable
2021-12-29 19:41:2717 異步電路的邏輯核心是用組合邏輯電路實(shí)現(xiàn)，比如異步的FIFO/RAM讀寫信號(hào)，地址譯碼等電路。電路的主要信號(hào)、輸出信號(hào)等并不依賴于任何一個(gè)時(shí)鐘性信號(hào)，不是由時(shí)鐘信號(hào)驅(qū)動(dòng)FF產(chǎn)生的。
2023-01-05 09:58:50298 FPGA設(shè)計(jì)中幾乎不可避免地會(huì)用到復(fù)位信號(hào)，無(wú)論是同步復(fù)位還是異步復(fù)位。我們需要清楚的是復(fù)位信號(hào)對(duì)時(shí)序收斂、資源利用率以及布線擁塞都有很大的影響。
2023-03-30 09:55:34806 現(xiàn)在的FPGA正變得越來(lái)越復(fù)雜，向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號(hào)的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號(hào)指配原則提前考慮信號(hào)指配，并減少反復(fù)的次數(shù)。
2023-05-04 17:38:53597 今天給大家介紹一些PCB布局的思路和原則
2023-05-17 10:00:03763 
速度-面積互換原則是貫穿FPGA設(shè)計(jì)的重要原則：速度是指工程穩(wěn)定運(yùn)行所能達(dá)到的最高時(shí)鐘頻率，通常決定了FPGA內(nèi)部寄存器的運(yùn)行時(shí)序；面積是指工程運(yùn)行所消耗的資源數(shù)量，通常包括觸發(fā)器
2023-06-09 09:36:37798 
之前的文章介紹了FPGA在線調(diào)試的方法，包括選定抓取信號(hào)，防止信號(hào)被優(yōu)化的方法等等。
2023-06-20 10:38:483333 
FPGA的引腳排布在芯片背面，以EGO1板載芯片XC7A35T-1CSG324C 為例，下圖中每個(gè)小格代表一個(gè)引腳，共有18行18列，共324個(gè)引腳。
2023-09-17 15:09:151781 
電子發(fā)燒友網(wǎng)站提供《數(shù)混合信號(hào)器件的一般接地原則.pdf》資料免費(fèi)下載
2023-11-29 10:45:301 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論